美商赛灵思(Xilinx, Inc.)今日发布Vivado Design Suite 2013.3版本，提供全新的UltraFast设计方法、加强型即插即用IP的配置、整合与验证功能，以及局部重新配置 (Partial Reconfiguration) 功能。Vivado设计套件与赛灵思的All Programmable组件进行了协同优化，是可编程业界唯一一款SoC加强型设计套件，能够解决系统级整合、建置与执行的生产力瓶颈。

自动支持最新UltraFast设计方法

为了加速设计周期并提高其可预测性，Vivado Design Suite 2013.3版本包含UltraFast设计方法内建的自动化关键功能，其中设计规则检查(DRC)可在整个设计周期中为工程师引导设计作业，并有硬件描述语言及规范样式，带来最佳质量的设计结果。

加强型即插即用IP配置、整合与验证功能

赛灵思自2012年推出即插即用IP计划后，即运用IP-XACT、IEEE P1735加密技术和 AMBAAXI4互联传输协议等业界标准加速IP的整合。今年稍早时Vivado设计套件藉由提供业界首个内建IP整合器的即插即用IP设计环境，大幅突破了RTL设计的最高生产力。

Vivado Design Suite 2013.3版本透过加强IP整合让套件更简单易用，并提供超过230个LogiCORE和SmartCORE IP核心。这次版本升级可让设计和赛灵思的IP都可做到整个系统的协同优化。例如设计人员现在可以在他们的整个设计中与Ethernet MAC或PCIe等互联IP分享频率资源。IP的升级也可以针对IP内的收发器除错链接埠 (Debug Port) 进行简易的高层次存取。在Vivado逻辑分析器加入全新功能后，设计人员则可对运行中的AXI系统进行完整的读取与写入作业；更可以进行硬件除错，运用先进的触发功能侦测和撷取复杂的事件。

这个最新版本也透过版本控制系统让IP整合变得更容易，并运用Cadence Incisive Enterprise仿真器和Synopsys VCS仿真器将验证流程自动化。

局部重新配置

Vivado Design Suite 2013.3版本也可支持局部重新配置，之前已获众多客户采用并透过ISE设计套件成功地创造了很多设计。局部重新配置技术可在有需要时藉由动态交换功能让组件资源获得更好的运用；它也可降低功耗，并可在系统平常运作的同时进行现场更新，毋须停摆作业。

Trendium公司韧体研发经理Stephen Frey表示：「我们在赛灵思7系列的组件上运用了Vivado中的局部重新配置功能，让我们成功打造出系统级的芯片架构，并可同时达到PCI Express的要求。局部重新配置可让我们在不需中断PCI Express链接的情况下，为网络存取代理 (Network Access Agent) 平台交换协议分析模块，因而可更有效率地运用赛灵思组件。这个方法也为现有的硬件提供升级方法，可藉由全新模块进一步加强产品的功能。」