湿蚀刻制程降低TSV成本 更易实现3D IC

TSV（矽穿孔）技术在3D IC中，可谓扮演相当吃重的角色，由於摩尔定律的关系，半导体制程的不断突破，晶片业者不断提升电晶体密度，同时又面临晶片尺寸极为有限的情况下，水平面积毕竟还是有其极限，所以半导体业者们才从垂直方向下手，以整合更多的电晶体，进一步提升晶片整体效能。

图一 : Veeco PSP技术长Laura Rothman Mauer

Veeco属於半导体沉积与蚀刻设备供应商，在该设备市场中，属於领导角色，有监於市场中诸多半导体业者陆续将TSV投入量产，如先前为人所熟知的Xilinx（赛灵思）、美光、海力士与三星等，都是明显的例子。Veeco PSP技术长Laura Rothman Mauer指出，TSV虽然能陆续量产，有助於半导体整体市场的发展，但是，目前TSV量产成本过高仍是不争的事实，有监於此，Veeco尝试从设备端下手，希??能为客户降低量产的单位成本，进一步为TSV能被更多领域所使用。

Laura Rothman Mauer进一步谈到，Veeco所采取的作法，仅是针对TSV整体生产流程中的薄化与露出流程，加以强化，将过去传统的CMP（化学机械研磨）、电浆蚀刻设备、矽厚度量测与清洗工具等四道制程，整合在单一设备上，与此同时，也取代传统的CMP作法。
...
...

另一名雇主	限られたニュース	文章閱讀限制	出版品優惠
一般使用者	10/ごとに 30 日間	0/ごとに 30 日間	付费下载
VIP会员	无限制	25/ごとに 30 日間	付费下载