账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
如何量测并消弭记忆体元件中的软错?
 

【作者: Cypress】2004年09月03日 星期五

浏览人次:【7948】

软错(Soft Errors)是半导体元件中的「杂讯脉冲」或资料流失,并不会刻意重复发生。这些随机发生的杂讯脉冲通常不会衍生严重的后果,同时不会损坏元件。造成杂讯脉冲的外在因素超乎研发业者的可控制范围,其中包括α粒子、绘图处理器宇宙射线以及热中子。事实上,许多系统均能容许某种程序的软错。例如,若工程师正针对音效、影片或静态影像系统,设计一组预先压缩的撷取缓冲区或解压缩后的播放缓冲区,则相关的错误位元(bad bit)可能不易被使用者察觉,并且也不是那么重要。然而,当记忆体元件被使用于支援各种关键任务的应用,负责控制系统运作时,软错可能就会产生严重的影响,不单只是造成资料的毁损,更可能导致功能与系统的故障。而本文将探讨这些软错的成因、不同的量测技术以及克服这些软错的方法。


软错是新问题吗?

软错率(SER)的问题在1970年开始被业界广泛重视,当时DRAM开始出现许多随机性错误的迹象,被认为是一种记忆体资料问题。随着制程技术的规格持续缩小,造成故障所需的电荷持续减低,且速度远超过记忆体单元中的电荷储存区(collection area)。这意谓着在90奈米这类小尺寸的元件中,软错问题愈来愈受到注意与重视,同时须加入更多的步骤才能确保软错率降低至可接受的范围内。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
  相关新闻
» 巴斯夫与Fraunhofer光子微系统研究所共厌 合作研发半导体产业创新方案10年
» 工研院IEK眺??2025年半导体产业 受AI终端驱动产值达6兆元
» ASM携手清大设计半导体制程模拟实验 亮相国科会「科普环岛列车」
» SEMI提4大方针增台湾再生能源竞争力 加强半导体永续硬实力
» 国科会促产创共造算力 主权AI产业专区落地沙仑


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BRAZQ4IMSTACUKX
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw