逻辑分析仪的考量要点

选购逻辑分析仪时，可以先评估逻辑分析仪的三大要素，以确保买到的量测能力合乎应用需求。这三大要素分别为探棒系统（连接）、逻辑分析仪（撷取）、以及显示和分析工具（检视及分析）。在其中一项所做的错误决定可能会大幅影响其它项所得到的结果，举例来说：可知选购​​逻辑分析仪时，单一项最重要的决定不在于逻辑分析仪的撷取能力，而是逻辑分析仪的探棒连接方式？如果探棒的连接是断断续续的，或如果所使用的探棒配件会限制信号频宽的话，那么撷取系统可能无法取得正确呈现信号活动状况所需的资讯。

下表提供这三大要素的综览，以及个别需要考量的要点，至于应该要考量及应该要避免的细节则详述于后页的篇幅中。除此之外，也会谈论以下两个重点：

探棒的重要性

前面提过，选购逻辑分析仪时，最重要的一项决定不在于逻辑分析仪的撷取能力，而是逻辑分析仪的探棒。逻辑分析仪需要能让观测系统中的信号，所看到的必须要跟您的硬体所发生的一样，逻辑分析仪量测到的信号有多准确和可靠端视探棒​​有多准确和可靠。因此，决定所需的探棒解决方案时，勿必要考量下列特性。

探量方法有两种，预先设计好和事后设想。在理想的世界中，会在电路板设计阶段，将某些信号绕接到脚座或接头上，因为认为这些信号对除错极为重要，这就是预先设计好的探量方法。然而，如果已经知道会碰到的每一个问题，早就加以解决了，因此，难免还是会有一些事后才想到的探量需求。此时，别忘了购买一些飞脚式（flying lead）探棒，以便能探量除错过程中，难免会出现的散得很开的问题信号。

评估的逻辑分析仪探棒特性

准确度

电容性负载低的探棒对电路的侵扰最小，这对于系统的正常运作，以及将信号准确地呈现给逻辑分析仪极为重要。在较低的频率，大部分探棒解决方案的表现都可接受，但是在较高的频率下，电容性负载低的探棒就很关键。应避免选用需要在探棒和待测标的之间额外使用一个转接器的探棒解决方案，因为额外增加的转接器会提高负载和成本、对效能造成影响、以及造成另一个可能出现问题的点。无接头式探棒可从信号路径中消除实体接头的负载，提供最低电容的解决方案。安捷伦科技的探棒皆已针对各种特定的探量应用做特别的设计，所造成的额外负载都是最低的。

可靠度和连接方式

探棒的连接若断断续续或有问题，只会造成更严重的除错问题，因此得另外花时间侦测和找出探棒，而非电路的问题。应避免使用昂贵又复杂的解决方案，包括需要镀金或进行特殊的电路板加工和处理、使用钢板（stiffener）、需要在电路板背后预留空间（keep-out area）、需要繁琐的清洗步骤、或需要进行复杂的设置才能将探棒固定等。安捷伦科技采用探棒技术的最新创举，在机构设计上可以提供张力释放（strain relief）机制，确保连接的稳固性和可靠度，完全没有上述的那些限制与困扰。

性能

如果探棒的频宽比撷取系统的频宽小，则最高只能量测到探棒的频宽，因此，选择的探棒应具有高于所连接之逻辑分析仪的性能。另外，确定探棒的配件不会限制探棒整体的频宽也很重要。

探量能力与弹性

可能需要量测距离散得很开的信号，或是位在探棒接头未事先设计进去之处的信号。不论信号位在电路板上的什么地方－IC脚、跑线、脚座（pad）、导孔（via）、甚至在FPGA 内部，都得确定有探棒和配件可以探量该信号。安捷伦科技提供的探棒选择相当多样化，所需占用的探量空间最小，而且一小块区域内可以探量的信号数目最多。

解决FPGA的碳量挑战

由于FPGA上的脚位通常都是非常昂贵的资源，因此只有相当少数可供除错之用。然而，所要探量的每一个内部信号都需要使用一个脚位，如此一来，就会使得探查内部状况的能力受到限制。当需要探量不同组的内部信号时，必须更改FPGA的设计，以便将新一组的信号绕接到脚位上，这个步骤可能相当耗时，且可能影响FPGA 设计的时序。此外，将信号名称以手动的方式从FPGA设计工具逐一映对到逻辑分析仪的设定中，是相当繁琐

的过程。当新的一组内部信号绕接出来时，需要在逻辑分析仪上手动更新这些信号名称，不仅额外花时间，而且很可能会造成混淆和错误发生。

FPGA 动态探棒延伸了安捷伦科技在创新探量方案的领导地位，FPGA动态探棒可提供透视力，深入探量Xilinx或Altera FPGA内部的动作状况和设计。可以运用自订的信号名称进行自动设定，而且只需几秒钟，即可设定好量测新的一组信号，不需先停止FPGA的运作和变更设计，也不会影响到FPGA的时序。

一致大小的探棒解决方案都具相等能力？

一致的大小不代表探量的能力也是一致的。安捷伦科技的无接头式探棒解决方案可使用在任何一种表面处理制程的电路板上（包括无铅制程），它采用柔软的微型弹簧脚技术，即使是不平坦或脏污的电路板表面，也能提供可靠的连接。其它解决方案只能使用在镀金的表面上，每次使用探棒皆须经过复杂的连接和清洗过程，且需要使用外接的张力释放装置才能维持稳固的连接。因此，一致的大小确实不代表探棒可以提供相等的量测能力。

取样模式－时序和状态模式

逻辑分析仪有两种不同的取样模式－时序和状态模式，该使用哪一种取样模式取决于想要评估资料的方式。如果想要观察一长段时间内，信号之间的时序关系，应使用时序模式，通常是以波形来显示。如果想要如同待测系统所看到的一样，依照一连串的事件来监测系统的功能运作情形，则应选择状态模式，通常是以列表的方式来显示。

频道数－需要观察的信号有多少

一般而言，想要观察的信号数目就等于需要的逻辑分析仪频道数。如果是在状态模式下进行取样，需要考量时脉信号的频道数。可能也需要预留额外的频道，以便探量起初没有预料到的信号。在某些情况下，还需要额外的频道来使用较高状态速度模式。

临界值

当确认逻辑分析仪和探棒能支援待测标的的信号位准（单端式和差动式信号），系统中的信号超越临界值时，逻辑分析仪的反应就跟逻辑电路一样，会辨认信号是低或高位准，因此，指定一个符合待测标的所使用之电压的临界电压是非常重要的。指定的临界电压不正确会造成资料不正确，所以，务必要确认所选用的逻辑分析仪和探棒能支援待测标的的信号位准（不论是单端式或差动式信号）。

时序模式

选择取样率为汇流排资料速率4到10倍的时序分析仪，在时序模式下，会使用逻辑分析仪内部的时脉，透过与标的系统不同步的方式，将资料取样到逻辑分析仪的记忆体中。时序取样率愈快，量测解析度就愈高。时序速度高一些是有好处的，因为它可以让您更精确地量测出信号之间的时序关系。时序模式有时又称为深度记忆体时序，因为会使用到逻辑分析仪所有的记忆体。

状态模式

选择最高状态速度至少与汇流排资料速率一样高的状态分析仪，在状态模式下，会使用待测系统中的信号做为逻辑分析仪的时脉，将标的系统的信号取样到逻辑分析仪的记忆体中，该信号就称为外部时脉。相对于用来将资料取样到逻辑分析仪中的信号，所取样的资料必须够稳定，因为时脉事件之间所发生的事情不重要，只有系统在时脉信号变动时的状态才重要。所以，寻找的工具必须要能让更容易进行准确的状态撷取。

记忆体深度－需要观察的时间长度乘以时序或状态取样率

逻辑分析仪的记忆体深度决定了撷取时，可以观察多长的系统运作时间。选择记忆体深度时，可以将需要观察的时间长度乘以时序或状态取样率，即可得知需要的记忆体深度。当症状与根本原因的时间相隔很远，或当需要观察导致不明当机的所有事件时，记忆体容量愈大，愈能提高找到出没不定之难缠问题的机率。

有效率地使用撷取记忆体还可以进行更长时间的观察。诸如进阶触发与储存条件限定等功能可以让指定记忆体中要储存的内容，防止记忆体被不想监测的信号活动（如wait loop等待回圈）所占满。

触发

找不到问题所在就无法加以解决，逻辑分析仪的触发功能可以指定想要观察的一连串事件、当出现这些事件时希望逻辑分析仪采取的行动、以及撷取记忆体中应该储存的内容。判断触发功能强大与否的依据包括：所能提供的序列阶层（sequence level）数、每一阶层能提供的资源、以及分析仪可以从一个序列阶层移到下一个阶层的速度。今日的逻辑分析仪大部分都能提供非常先进的触发功能，但如果无法依照系统的运作方式，轻易地迅速完成正确的设定，那么再强大的触发功能也无用。

触发功能：

简易触发，看待标的信号的方式来定义触发事件，可以使用诸如上升缘、下降​​缘、位准、突波或码型等标准的事件，也可以在一个或多个汇流排或信号的动作基础上，指定触发事件，只要选择适用该信号的码型、信号缘或位准就行了。

快速触发，在目前显示出来的信号轨迹上看到非预期中的异常现象，只要在该可疑事件周围拉出一个方框，然后选择Set Quick Trigger功能，即可观察该事件会不会再出现，完全不用花时间来定义触发条件，分析仪可以自动代劳。

进阶触发，透过这项功能，您可以针对所遇到的特殊状况，自行设定所需的触发条件。您可以将触发功能当成一个个单独的触发事件来使用，或是做为建构复杂触发条件的基本区块使用。每一个触发功能都以图形化的小图像来表示，只要将小图像拖拉到触发序列中再放开就可以了。将空白处填入所需的数值，或从下拉式选单中选用标准的选项，即可完整地定义出轨迹事件的触发条件。

若想跨越系统的功能以及所能设定的参数界限追查出问题所在，需要结合逻辑分析与示波器量测能力。 View Scope可将示波器的波形密切地整合在逻辑分析仪的波形显示幕上显示，以便于检视和分析。其连接方式很简单使用LAN进行资料传输，而两个BNC接头则可以用来进行交互触发。时间相互关联的追踪标记（tracking marker）和电压标记可以让迅速验证信号完整性和不同量测域之间的时序关系。您也可以将取样时脉相互同步，

运用码型产生器可以在系统设计完成之前，开始进行测试。可以自订想要系统接收的激发信号，也可以模拟尚未完成的部份或加入错误以观察系统的反应。整合的码型产生器可以降低您开发专案的风险，让您在各种不同的测试条件下验证系统的运作。

分析撷取到的资料最有效率的方式

设计团队相继采用更大型和更快速FPGA来区别他们的产品、求取更大的设计弹性、降低开发的风险、以及允许现场升级（field upgrade）。

在接脚数减少、节省成本、以及提高效能的需求驱使下，序列汇流排的使用已愈来愈普遍。随着技术趋于成熟，序列汇流排（如PCI Express）也开始受到嵌入式系统的采用。促成嵌入式设计中采用序列汇流排的主要因素之一是FPGA需要能支援PCI Express。

虽然序列连结迅速变得相当普及，但还是有很多并列汇流排的速度持续提升，产生设计上的挑战，这些汇流排包括DDR2和3、FBD1和2、以及高速A to D和D to A转换器等使用的汇流排。

在增加频宽、降低成本、以及提供设计的弹性等需求的驱使下，类比RF信号已逐渐转为数位信号。

信号准确又可靠地撷取下来以后，接下来最重要的就是要能迅速执行深入的分析。设计团队经常需要花很多时间将与系统有关的低阶量测资料变成容易解读的深入资讯，在某些情况下，还需要自行撰写应用软体来执行这些工作。当评估逻辑分析仪时，务必要寻找能协助有效率地撷取和分析资料的工具。

生产力的最佳化

工具应该要能节省时间，无论是单独一人在工作台上工作，或是与分散在世界各地的团队成员一起合作，测试设备都要能轻易地整合到除错环境中使用，而且要容易使用。不幸的是，没有任何规格资料有规范易用性这项规格，如果很难让弄清楚要如何进行量测，那么纸上看起来再漂亮的规格也无用。

易用性包含两项：学习使用的时间以及重新学习的时间。评估逻辑分析仪时，最好的测试方法就是实际去评定通常需要撷取的几个事件，计算在所评估的每一部逻辑分析仪上，执行这些量测需要花多久的时间。

预算的考量

达到最佳的投资效益？

为设计团队选购合适的逻辑分析仪时，预算因素扮演了相当重要的角色。然而，如果您选择逻辑分析仪时，单从价位来考量，可能无法取得应用需要的性能。因此，应该反过来，寻找可提供配置弹性和升级选项的设备，才能一方面满足目前的性能需求，又能在日后随着您的需求转变而升级。

财务减压的选择方案

有些厂商提供一些财务减压的选择方案，可以协助设计团队取得所需的量测性能。如果已经有逻辑分析仪了，可以用旧换新的方式，将它折算成抵用额来购买最新的逻辑分析仪。租用的方式可解决短期的需求，不需增加大笔的资金支出，而租赁或购买二手设备也是另一种可行的选择。

结语

依据待测标的检视过每一项考量因素后，相信应该很有概念，了解什么样的逻辑分析仪能力可以解决的量测需求。如果仍然不确定，或许可以与其他逻辑分析仪使用者交换意见，或洽询制造商的技术支援人员。 （作者为安捷伦市场开发专案经理）

《图一 逻辑分析仪》 - BigPic:599x478