账号:
密码:
CTIMES / 文章 /   
高阶覆晶技术成为业界主流封装应用
 

【作者: 李俊哲】2001年09月01日 星期六

浏览人次:【6341】
  

过去数年期间,由于半导体厂迅速转移至次微米设计领域,促使晶片功能产生革命性的变革。目前的IC在晶片内一般都含有上千万个电晶体,并能支援GHz级的时脉,因此,IC设计者已有能力将这些技术内建于单晶片系统中,且发挥其最大的效能。


这波革命对于封装技术亦造成深远的影响。当晶片中整合愈来愈多的功能,使I/O的需求亦迅速增加,并对接脚的效能、基板研发、以及组装制程等方面有更高阶的要求。高时脉频率与低电压的特性,将效能需求推向新的高峰,同时更对散热管理与可靠性形成各种新挑战。


为了因应这些新条件​​与持续升高的效能需求,同时达成节省耗电的目的,许多厂商开始采用覆晶技术(Flip Chip)。覆晶技术早在30年前即已有问市,目前是市场上各种高效能、高可靠性晶片的封装技术首选。有别于传统打线封装是将晶片透过四周的金线连接至基版(Substrate)上,覆晶技术是将晶片的连接面透过锡球(Solder Balls)直接与基板黏着。覆晶封装是典型的晶圆级封装作业:锡球凸块(Bumps)是黏着在整个晶圆后才进行切割,之后经过测试与焊剂等处理、再安装到基板上。制造商可使用多种焊接方式与基板材料。


晶片通常使用高温热处理制程附着至基板,在装置上必须有可多次熔解(Re-meltable)的焊锡,或透过可多次熔解的黏剂将元件附着在不可熔解(Non-meltable)的凸块上。


焊锡热处理(Solder Reflow)的优点之一就是能让焊接时没有对准的元件自动校正。当焊料加温至液态时,液态焊料与焊垫(Bond Pad)之间的吸力就足以将元件对齐焊垫。这项特性让制造商能大幅提高在晶片插件时的弹性。例如,在某些情况覆晶的焊料会与焊垫中央点出现25%的距离误差,但仍符合制造标准的要求。这种置件的弹性让制造商能从事更高产量的制程,并降低组装设备在精准度方面的问题。


覆晶技术的多重效益

覆晶技术因提供制造厂多种优势,故市场需求与日俱增,成为封装的主流技术之一。当IC设计人员在相同的矽晶区域中嵌入越来越密集的电路时,他们也必须在缩短晶片制程的同时,在相同的矽晶区域中加入更多的I/O,与增加针脚的数量。有别于传统的打线封装,覆晶技术中的线路可互连成阵列形式,因此晶圆凸块可置于晶片上的任何位置。覆晶技术将接线装置的部份周围接线替换​​成数量几乎无限制的锡球凸块,来负责连结晶片与基板,对于需要细间距的I/O有特别的应用优势。在今天对于许多超过1000组以上I/O的装置,覆晶技术已成为最优先的选择。


新世代的IC的功能也造成设计人员无比的压力,因为设计人员必须确保系统的电性效能(Electrical Performance)能充分发挥。今天许多高效能微处理器的时脉已超越1GHz,内部汇流排速度也超过了200MHz。虽然运作的电压随着制程的演进不断降低,但晶片内电晶体密度的迅速提升却将晶片内的耗电水平推向新高。


因此,低电压与高汇流排速度结合产生的问题,是IC设计人员极大的挑战,设计人员必须严格控管耗电量,并同时注意杂讯问题。因为更快的时脉与更高的晶片内部耗电,已形成各种严重的电磁相容(EMC)与电磁干扰(EMI)等问题。


为了解决这些问题,设计者需要一种封装技术,能够降低元件互连间的耗损、并降低电感(Parasitic Inductance)。覆晶技术利用直接连接于基板上的矩阵排列锡球凸块分散能量,提供低电感的电力与高传输的线路,有效降低切换杂讯与反弹讯号。对于特别敏感的信号电路,IC设计人员可在接脚四周以多余的电源与接地焊线围绕,以阻隔邻近线路所产生的杂讯。


覆晶技术比传统的打线方式提供更短的电路,可大幅降低电磁干扰或串音现象。在多脚数的装置中,接脚之间的距离愈来愈短,通讯信号的磁场就会开始影响邻近线路的信号。覆晶技术让制造商能运用整个IC表面进行黏着,在单位面积中容纳更多的I/O连线,同时降低电磁干扰或串音的风险。


对于各种新世代的晶片而言,温度控管功能亦是一项重要的考量因素。不断提高的整合度与更高的时脉运作,就排散热量的角度来看,是更为艰困的挑战。例如像各种先进的微处理器,必须在小区域内排散大量的能量以提升效能,覆晶技术在这方面便有显著的优势。因为采用覆晶技术IC的背面可接触到空气,能直接排散热量,同时基板亦可透过镀金来提高散热效率。若遇到严重的散热问题,设计人员可将散热片直接黏附在晶片上。


排除覆晶技术开发的挑战

的确,覆晶技术在商业化的过程中也面临了一些挑战。其中,生产瓶颈一直是潜藏的障碍。例如,制造厂若采用传统的半导体封装,不仅能测试出良好的晶片,亦能轻易汰换有缺点的晶片。但是覆晶制程必须要到完成底层填料后,才能进行晶片的测试,因为移除附着材料就一定会损坏印刷电路板,因此晶片在生产阶段发现缺陷,制造商就必须淘汰整个机板,相对于传统方式,制造风险较大。


许多制造商为了改进这方面的问题,会采用离线测试(Offline Testing)与制程,以确保其晶片的良率。在这种作业模式中,覆晶与机板会经过高温处理,然后再经过离线测试。若晶片功能不正常,就立刻移除与更换。若功能正常,机板会送回生产线进行底部填料。这项制程虽然有效,但成本昂贵且耗费时间。


覆晶技术商业化的最大挑战就是成本。尽管有效能上的优势,覆晶技术与目前专业代工厂采用的各种标准打线技术相比,成本显著偏高。因为整体产业设备与技术所具备的弹性、可靠度、以及低成本等优势,使打线封装成为主流电子制造中,占有率最高的封装解决方案。


《表一 各种改良技术有不同的影响力》
《表一 各种改良技术有不同的影响力》

覆晶技术的成本问题将获改善

覆晶技术的成本结构正面临大幅度的改变,各种改良技术有不同的影响力(表一)。当半导体制造商纷纷迈向更短的接线间距制程,在打线封装技术于实体与技术上的限制就会形成各种艰难的障碍。例如在超细间距(低于40微米)针脚封装技术,显然已超出现有打线封装的技术范围。在半导体发展不断进步时,更高的接线密度、接线长度、回路高度、引线弯曲、锡球尺吋、焊接连线尺吋、以及组装设备的功能等限制,都会对研发形成严峻的挑战。


在覆晶技术面对广大的市场需求时,专业封装代工厂商亦持续努力降低作业成本。其成功的关键在于降低基板成本,因为这方面的成本在整个覆晶制程中占有相当高的比率。像日月光集团这类的专业封装测试大厂,可利用集团本身的基板产能(日月宏)来控管整体制程,且将​​成本降至最低。


「垂直整合」是另一套降低覆晶封装成本的方式。例如,许多制造商将重要的封装与测试作业外包给其它厂商代工。日月光集团在同一区域内整合铸造、组装、以及测试等流程,并尽可能集中各厂房,大幅降低仓储与运输成本。此外,日月光涵盖晶圆生产到最终测试的一元化服务,能够在问题发生时立即解决,故能迅速解决问题、缩短作业周期、提高产品品质、并提供更具成本效益的制程。


结语

效能与价格一直是电子制造业的两项发展动力。当半导体制造商持续改良制程之际,这两项议题仍将是重要的关键。设计人员将继续寻求低成本的封装技术,以因应晶片内外不断提升的资料传输速度。目前的I/O需求早已超越传统打线技术的水准,让覆晶技术成为高效能应用系统的最佳选择。随着封装大厂整合各项服务,以完成制程的最佳化,相信未来各封装大厂将能把覆晶技术迅速转化为低成本高效益的IC封装解决方案,不仅能支援高阶应用,且支援其他效能的需求。


---作者现任日月光半导体研发副总经理---


相关文章
机器视觉引导CTA计画第一架天文??远镜原型
电力资源正危急 让我们明智使用它
展??智慧显示制造大势 一窥纵横整合新契机
异质整合 揭??半导体未来20年产业蓝图
基地台和元件中,部署并测试MIMO和波束成形技术的 3大挑战
comments powered by Disqus
相关讨论
  相关新品
OMAP 4处理器
原厂/品牌:TI
供应商:TI
產品類別:CPU/MPU
CT49 Memory SiP NAND + DDR3
原厂/品牌:鉅景
供应商:鉅景
產品類別:Memory
CT84 Memory SiP DDR3 Stack
原厂/品牌:鉅景
供应商:鉅景
產品類別:Memory
  相关新闻
» Epson乾式再生制纸机首度在台亮相
» 智慧显示展8月登场 跨界整合抢攻未来商机
» 工研院生医成果助攻精准医疗与居家医疗落地化
» 台湾生医晶片产业链强强联手 打造卵巢癌检测新利器
» 群曜医电磁控上消化道内视镜获TFDA核准上市
  相关产品
» 英飞凌CoolSiC 肖特基二极体 1200 V G5 系列增添新封装
» Silicon Line在Computex 2019上展示用於HDMI 2.1、DisplayPort、USB和虚拟实境的最新光连结科技
» Diodes新款双LDO具备高PSRR及低静态电流
» Digi-Key推出采用BQR可靠度数位解决方案的BOM MTBF预测服务
» 博世推出针对可穿戴设备获得优化的BMI270型智能超低功耗IMU

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2019 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw