根据SEMI国际半导体产业协会公布的全球晶圆厂预测报告（World Fab Forecast）中指出，晶片需求不断上升带动全球半导体晶圆厂产能持续成长，2024年及2025年预计将各增加6%及7%，月产能达到创纪录的3,370万片晶圆历史新高。

全球晶圆厂产能持续攀升

5奈米以下制程在资料中心训练、推论和领先制程装置生成式AI人工智慧技术的助力下，2024年可??成长13％。另为提高晶片能效，英特尔、三星和台积电等晶片大厂准备在明年开始生产 2奈米全环绕栅极（gate-all-around；GAA）晶片，也将让2025年领先制程总产能出现17％的涨幅。

SEMI全球行销长暨台湾区总裁曹世纶分析，从云端运算到各种边缘装置，AI 处理无所不在，让高效能晶片开发竞逐更加白热化，带动全球半导体制造产能的强劲扩张，可说创造了一个正向循环：AI加速各式应用中半导体的成长，将激励进一步的投资。

图一 : 全球半导体晶圆厂产能正持续攀升

中国晶片制造商可??维持两位数产能成长，预计2024年增幅15%达每月885万片，2025年再成长14%来到每月1,010万片，几??占业界总量三分之一强。尽管过度扩张的潜在风险，为了舒缓近期出囗管制带来的影响及其他原因，中国仍积极投资推动产能扩张，包括华虹集团（Huahong）、晶合集成（Nexchip）、芯恩（Sien Integrated）和中芯（SMIC）等代工大厂以及 DRAM 制造商长鑫存储都持续加强投资力道，提升中国区半导体产能。

其他主要晶片制造地区至2025年产能成长预估均不超过5％。台湾以月产580 万片（成长4%）居第二；南韩可??继2024年首度突破月500万片後2025年再涨7％来到540万片排第三位；日本、美洲、欧洲与中东及东南亚半导体产能分别为月产470万片（年增3%）、320万片（年增 5%）、270万片（年增 4%）和180万片（年增 4%）。

受惠於英特尔设立晶圆代工服务以及中国产能扩张，晶圆代工部门2024年产能将成长11％，2025年也保有10％的涨幅，预计至2026年将达月产1,270万片的规模。

此外，工研院也认为，半导体市场受惠於AI议题带动相关供应链需求强劲，将乐观看待全年成长率可达到17.7%，预估半导体产值将首次突破NT.5兆元大关的5兆1,134亿元。随着万物皆AI（AI for all）时代来临，台湾凭藉半导体、伺服器、记忆体和其他ICT产业的国际竞争优势，未来发展可期。

同时预估2024年AI发展将从云端走向终端，AI PC与AI手机将成为GAI普及的关键应用，其对於高效能的需求也推动半导体封装技术朝高密度互连发展。台湾半导体产业应趁机布局相关技术与产品，即除了2.5D/3DIC等封装技术外，也在成本与效能的优势下，驱动扇出型封装延伸至面板级载体；并透过强化晶片异质整合与高阶封装技术，以满足装置端AI的终端高效能应用。

半导体产业关键趋势

当前半导体产业的趋势主要受到生成式AI、高效能运算（HPC）、以及新兴应用的推动。生成式AI应用的崛起让半导体产业热度再度上升。这些应用需要大量的运算能力，推动了对先进制程和晶圆代工产能的需求。随着市场需求的增加，全球晶圆厂的建设和设备投资预期在2025和2026年创下新高。台湾仍将维持全球第二大半导体产能排名，并且预计自2024年起将有5座新晶圆厂投产。

未来半导体市场的成长动能将仰赖新兴应用的刺激，特别是AI、新能源与智慧联网。AI伺服器与电动车有机会在2027年达到倍数成长，成为推动半导体成长的主力。而半导体供应链面临高度竞合，特别是在美中对抗与地缘政治风险的影响下，全球经贸出现了碎片化的情况。这些不确定因素对半导体产业的影响巨大，需要企业保留充分弹性资源以应对外部环境变化风险。随着半导体产业的发展，永续发展和资安风险也成为重要议题。企业需要在技术创新与环境保护之间取得平衡，并加强对半导体资安风险的防范。

奈米片

奈米片可以提升晶片性能，并增加晶片上的电晶体数量，使晶片变得更小、更快、更可靠、更具效率。

在半导体产业加速发展的今日，我们特别需要关注最新半导体技术的发展动向。奈米片（Nanosheets）就是在半导体发展中，一个受到关注的新话题。奈米片可以显着提升晶片的性能和能效，并增加每个晶片上的电晶体数量，使晶片变得更小、更快、更可靠、更具效率。奈米片的制程技术可以视为半导体制造中的一个重要进展。

图二 : Nanosheet是一种3D结构电晶体。此为示意图，非真实影像。

奈米片电晶体（Nanosheet Transistor）是一种先进的场效电晶体技术，具有更高的效能和更低的功耗。这种技术利用奈米片作为通道材料，能够提供更好的电流控制和更高的开关切换速度。这对於提升处理器设计人员的选择，尤其是在人工智慧、云计算等前沿工作负载的功能上，有着重要意义。目前台积电的A16制程技术结合了奈米片电晶体及创新的背面电轨解决方案，大幅提升逻辑密度及效能，预计於2026年量产。这些技术进步将推动半导体产业的发展，满足不断成长的需求。

奈米片晶体管的制造过程涉及多个步骤，首先选择适当的材料，例如矽（Si）或诌（Ge），并准备好晶圆。透过光刻技术在晶圆上定义出奈米片的图案。这包括涂覆光阻剂、曝光和显影等步骤。蚀刻技术可以去除不需要的材料，形成奈米片的结构，例如乾蚀刻和湿蚀刻。在奈米片上沉积闸极材料，并进行图案化以形成闸极结构，通常包括高介电常数材料和金属闸极。接着是离子注入和退火程序，以在奈米片的两端形成源极和汲极。最後，将奈米片晶体管与其他元件互连，并进行封装以保护晶片。这些步骤需要高度精密的设备和技术，以确保奈米片晶体管的性能和可靠性。

奈米片技术在半导体领域中展现出巨大的潜力，成为下一代晶体管技术的关键。奈米片晶体管相比传统的FinFETs和全包围式纳米线晶体管（Gate-All-Around Nanowire Transistors），具有更小的尺寸、更高的驱动电流和更低的功耗。这些特性使得奈米片技术在提升元件性能和能效方面具有显着优势。

奈米片技术的性能表现令人瞩目。与目前最先进的7nm FinFET技术相比，奈米片技术在相同功耗下可提升超过25％的性能，并在相同性能下节省超过50％的功耗。此外，奈米片晶体管还具有优越的电气特性，包括更好的短通道控制和更小的??值电压变异（Vth）。

在制造奈米片晶体管的过程中，有几个主要挑战和限制需要克服。由於奈米片的尺寸非常小，精确的图案化和蚀刻变得极为困难。高纵横比的垂直结构需要非常精密的技术来进行图案化和蚀刻。而多层堆叠结构的热退火过程也是一个挑战。半导体材料在晶体生长和制造过程中可能会出现结构缺陷，热退火可以修复这些缺陷，但需要精确控制温度和时间。

另外，选择合适的材料来制造奈米片晶体管也是一个挑战。材料的电气特性、热稳定性和机械强度都需要仔细考虑。而随着晶体管尺寸的缩小，短通道效应变得更加显着，这会影响晶体管的性能和稳定性。需要创新设计来减少这些效应。

台积电2奈米制程

台积电的2奈米（N2）技术开发依照计划进行并且有良好的进展。N2技术采用第一代奈米片（Nanosheet）电晶体技术，提供全制程节点的效能及功耗进步。主要客户已完成2奈米矽智财设计，并开始进行验证。台积电并发展低阻值重置导线层、超高效能金属层间电容以持续进行2奈米制程技术效能提升。

N2技术预计於2025年开始量产，并将成为密度和能源效率上最为先进的半导体技术。台积电N2技术采用奈米片电晶体结构，其效能及功耗效率皆提升一个世代，以满足节能运算日益增加的需求。目前已经有主要客户完成了2奈米IP设计并开始进行验证

图三 : Nanosheet有两个片状式闸极。（source：imec）

台积电A16制程技术

台积电的A16制程技术是2奈米的进化版，结合了奈米片电晶体及创新的背面电轨解决方案，大幅提升逻辑密度及效能。A16是下一代的奈米片（Nanosheet）电晶体技术，并采用超级电轨技术（Super Power Rail；SPR）。台积公司的SPR是具有独创性的背面供电解决方案。SPR将供电线路移到晶圆背面，以在晶圆正面释放出更多讯号线路布局空间，来提升逻辑密度和效能。SPR也能大幅度降低IR drop，进而提升供电效率。更重要的是，透过backside contact技术能够维持与传统正面供电下相同的闸极密度（Gate Density）、布局版框尺寸（Layout Footprint）和元件宽度调节的弹性，因此可以提供最隹的密度和速度上的优势。

A16特别适用於具有复杂讯号线路和高密度供电线路的高效能运算（HPC）产品。相对於N2P，A16在相同电压下可得到8％～10％的速度提升，或在相同速度下减少15％～20％的功耗，并提升1.07～1.10X的晶片密度（Chip Density）。这项技术预计於2026年量产。

结语

图四 : 奈米片有助推动摩尔定律进一步发展。

奈米片技术在半导体领域中具有重要的发展意义，并且在持续推动摩尔定律的进一步发展中扮演着关键角色。尽管在制造过程中，奈米片技术面临着图案化与蚀刻、热处理、材料选择和短通道效应等挑战。然而，透过先进的技术和创新，这些挑战正在逐步被克服。

奈米片晶体管的制造过程，包括材料选择与准备、光刻技术、蚀刻、闸极堆叠、源极与汲极工程，以及互连与封装等步骤。随着技术的不断进步，奈米片晶体管可??成为未来电子设备的核心元件，推动科技的进一步发展。