通常我们会发现，为什么多数商业用的整合型delta-sigma转换器装置，对抖动的敏感度很低呢？而delta-sigma转换器在取样前，利用滤波器​​来消除高阶超音波量化杂讯中的抖动调变影响。要降低在Delta-Sigma转换器内抖动的灵敏度，本文要介绍的就是一些相关可用的技术。

切换电容式滤波器

取样或是重新取样，是发生在取样信号及持续时间信号之间的界面，并不是每次都是介于数位与类比间的界面。例如：切换电容式滤波器，它就操作在取样信号范围内的类比信号。

在delta-sigma ADC中，超音波量化杂讯是delta-sigma调变器制造出来的产物，如(图一)所示。如果这类比过滤器在调变器内，被设计成切换电容式滤波器那样，则杂讯会被持续在取样信号范围内。在delta-sigma DAC中，DAC超音波杂讯的输出，是可以利用切换电容式滤波器来衰减。

《图一 超音波抖动和超音波噪声》

Multi-Bit Noise-Shaped转换器

由于整合切换电容式滤波器必须够大，才能有好的杂讯性能比。藉由增加在量化器内位元的数目，调变器内的量化杂讯将会进一步降低，所以在相同的比例下，会减少超音波杂讯。例如，ADI（Analog Device）的AD1855，有64阶的调变器，而且不需要使用切换电容器的滤波器。

抖动感应的振幅调变

还有一种解决抖动高灵敏度的方法，即利用超音波量化器杂讯的调变。它是感应抖动时间调变与抖动振幅调变方法的合并。

一般而言，DAC通常是电流或是电压输出，所以是不受取样频率的影响。但是，DAC在每个取样时，通常是利用电荷充电的方法，所以电流输出会被取样频率分成均等部分。在这情况下，取样抖动会产生振幅调变的影响，若结合了单纯的抖动时间调变后，就成为一个有利解决抖动高敏感度的方法。这类的DAC，取样抖动所产生的振幅调变影响如(公式一)所示。

《公式一》

振幅调变与单纯的抖动调变合并，则会产生，如(公式二)的情形。

《公式二》

这合并后的边频带应该是（(i-(j）及（(i+(j）的频率，而不是调变频率(i，(i在这里是指超音波（而且这边频带偏移(j是非常大的），所以从公式二可以得知，降低了在任何边频带抖动到音频频带的撞击（即振幅变小），其频率落在的范围，大概的比率，是介于超音波频带及音频频带间。

若这信号是属于在高音量及高频率（超音波），而且边频带偏移是非常大的（超音波抖动信号），如此一来，边频带可以被调变降到更低的频率。这技术可以降低抖动调变超音波杂讯，减少它对音频带中所带来的冲击，例如：超取样比率大约是256：1。

速率转换器的取样抖动

取样速率转换器（SRCs）通常使用在转换信号，从一个取样速率到另一个取样速率。这转换包含着在输入资料串取样点间，插入一新的取样点值。

这两个取样速率需有精确的整数关系，这样新的取样点才可以在无误差下被决定。在下面要举的例子中，它有可能在没有取样抖动情况下做转换，但是输入与输出的资料串是需要同步的。例如：一个44.1kHz到96kHz的取样速率转换器，可以使用数学关系320/147来达到。输出串的时间取决于输入串，所以每147个输入取样必须符合320个输出取样。这内插法滤波系数可以由这精确关系为基础来计算，这类的SRC被称为同步取样速率转换器（SSRC）。

取样速率转换器经常会有输出取样频率无法锁住输入频率，或者是一些仪器被设计为保留部分灵活性，用来处理任意相关的输入与输出时间。在这例子中，这转换器较为复杂，而且包含了一些演算法，其作用是以它们实际抵达的时间为基础，用来试着追踪介于输入与输出取样的关系。这类的SRC被称为异步取样速率转换器（ASRC）。

虚拟时间解析度

演算法利​​用ASRC从一串取样时脉的时间，来评估时间关系，并且量测其它较高同步的时脉。这抖动的量测是取决于量测时脉的结果。

例如，在转换时脉从48kHz到96kHz时，系统时脉工作在256×96kHz。而这40ns的解析度会产生时间量化抖动的振幅，并且会影响时间追踪演算法的值。

这潜在的取样抖动来源通常是有一强的频谱元素：例如48kHz时脉是5ppm，而且256×96kHz速率是6ppm，这样40ns的量化抖动在大约25Hz（256×96kHz×1ppm）的速率会是锯齿状。

虚拟抖动衰减特性

通常ASRC时间估算的演算法会有抖动衰减特性，这可以看成是带有转角频率的低通滤波器。不过，由于这是一个数值处理过程，如果这装置有足够的数学解析度，滤波转角频率会变成非常低，这意味着ASRC已经有较高的抖动衰减。

由于整合ASRCs已不再昂贵，所以对于DACs取样抖动的有效排除，被视为低成本的方案。输出取样频率可被固定在低抖动，自由运转晶体的振荡器，接收的资料串可被转换为ASRC取样频率。在DAC时脉的量测，可能显露出晶体振荡器的低抖动。

无论如何，在ASRC内的再取样过程需要被考虑，由于ASRC抖动是由时间演算法，在数字值产生的单纯偏差所产生的，它无法直接被计算出来。但是，它可以藉由测试在高频率、高振幅的数位音调信号通过装置时的影响来评估结果。

取样抖动转移函数

通常要评估ADC、DAC或是ASRC，只要透过抖动的转移函数，就可以对于装置的抖动性能，在音频信号上的影响进行评估。然而，对于ASRC来说，这有可能是唯一的量测方法。

在(图二)显示的频率频谱，是利用一个12kHz音调在-3dB FS刺激DAC，这个数位输入信号对DAC来说，是被使用在回复取样时脉，而且在输入上，宽频带抖动的影响是提升噪音底部均衡的遍及频带。

《图二 DAC的FFT，灰色不含宽带抖动，蓝色含9.8ns峰对峰值的宽带抖动》

抖动衰减并不是一个平坦的响应，由于抖动刺激是平坦的，所以调变影响也是平坦的，因此在这种情况下没有抖动衰减。

从分析仪报告指出，在22kHz音频范围内，无抖动刺激时，量测到的值96dB，若在有抖动的情况下，量测到的是80dB。从这里可以计算出，抖动产生的调变大于+10kHz及-12kHz，偏移是1.32ns rms或是12ps/(Hz。

更多精确的即时频率量测，可以藉由正弦曲线的抖动刺激来产生，(图三)解释了这部分。被边频带支配的错误信号，是71.4 dB低于12 kHz音调处。经过计算后，我们可以看出这符合3.5 ns的取样抖动。这表示介于界面上的应用刺激抖动及在DAC上的取样时脉，频率在5 kHz以内，并没有抖动衰减。 （在抖动产生机制中，12kHz附近的裙带有可能是低频率的噪音）。

《图三 DAC的FFT，灰色不含抖动，蓝色含3.5ns rms 5KHz正弦波抖动》

由于在例子中的结果可能会有很大的变化，所以相同的测试会重复在不同的装置。 (图四)显示出FFT，值得注意的是5kHz边频带比图二衰减，而宽频带的抖动衰减与图三有关。

《图四 灰色FFT：9.8ns峰对峰值的宽带抖动；蓝色：3.5ns rms 5KHz正弦波抖动；黑色：没有抖动》

其他注意要点

从图四中可以发现，宽频带的抖动在低频率（靠近12kHz音调）时，是没有衰减的，所以会有较大的振幅。当取样抖动明显增加时，和之前结果比较，不是因为抖动增加，而是时脉经由界面接收器及时脉回复系统，所产生的宽带抖动。譬若说，取样时脉恢复系统从接收器使用48kHz时脉，而且有个200kHz的频宽抖动，抖动范围中的24kHz到200kHz，是会被反射到从0Hz到24kHz的范围内。因此这抖动噪音密度在24kHz范围内增加10 log（200/24​​）＝9.2dB。

另一个要注意的是低频抖动，即使在没有抖动刺激和正弦刺激低频率抖动增加的情况下。这些影响不会反应在线性抖动转移函数，但是表示了低频率本质抖动。藉由在抖动产生机制内的低频杂讯来增加5kHz音调抖动。

取样抖动与资料抖动敏感性

J-test是AES3​​的测试信号，利用相同的时间提供一个基本高振幅的音调来刺激资料，得到最大的资料连惯性。这测试是用来刺激资料，得到最差程度的资料抖​​动。测试信号是由两个元素所组成，第一个是在４个取样的周期中，没有加方波的高频抖动（dither）。这周期我们使用十六位数符号表示。

C00000 （-0.5）

C00000 （-0.5）

400000 （+0.5）

400000 （+0.5）

当信号用取样速率48kHz转换到类比时，这信号将产生一个正弦波-3.01dB FS在12kHZ的振幅。 （它看起来像是方形波，带有-6.01dB FS的峰值振幅，但是在一个适当的限频带系统中，这顺序的数值代表一个-3.01dB FS振幅的正弦波）。

进一步到第二个元素时，一个没有高频抖动（dither）的24位元方波形，振幅是1LSB，则会介于下列间做切换而成：

000000 （0）

FFFFFF （-1 LSB）

在低频率重复性的方波，对于48kHz的取样频率而言，通常使用250Hz，这频率并不精确，但是通常被拿来使用，就像是在AES3通道状态资料块中192取样，形成信号同步一样。

这些信号的合并结果如下列192取样周期所形成的24位元资料数值。

C00000 C00000 400000 400000 （小24）

BFFFFF BFFFFF 3FFFFF 3FFFFF （小24）

这低频率一致的交替在22LSBs数值，产生强的抖动频谱元素在2​​50Hz而且会有奇频频率产生。在(图五)中，已经检测出抖动信号，FFT已经图解这情况（但是使用的是384周期J-test的版本产生一个125Hz的较低速率）。其内部符号干扰已经由电缆激发而感应。振幅轴线是以秒rms来表示，测试在工作在48kHz取样频率。元素在125Hz有个19.91ns的振幅，在界面信号上观察到的抖动是大概在35ns峰对峰值：这抖动的图解是波形的一部份，振幅有一部分是在这里被降低。

《图五 经过cable仿真的J-test抖动频谱》

(图六)表示，测试装置与应用J-test类比输出的FFT，抖动边频带确实顺着界面抖动频谱，代表这测试装置是容易受到在界面上的数据抖动。

《图六 经过cable仿真后，J-test所产生的抖动调变的FFT频谱》

每个边频带的形状，与前面图中的界面抖动频谱相符合，所以我们也可以做个结论，在这频带内，它并没有抖动滤波。 125Hz的边频带是每个大约是70dB，低于刺激音调（67dB是对于两个一起的边频带）。符合取样抖动在振幅频率，如(公式三)所示。

《公式三antilog（（104－67）/20）/12＝6ns rms》

清晰度的考量

清晰度可以用来确认及量测取样抖动。但是如何分辨是否太多呢？由Eric Benjamin及Benjamin Gannon发表的论文中，描述实际研究发现最低抖动程度，抖动大概是在10ns rms时，会有一个显注的差异，这是利用17kHz与高振幅测试正弦音调来作实验。在音乐中，没有任何这相关主题发现抖动低于20ns是可听到的。

论文中发展出一个对于抖动可听度的模型，以最差的音频信号音调的信号，包含掩膜（masking）影响为基础。包括：「掩膜理论建议最大的抖动，并不会一定产生可听的影响，这是凭着抖动的频谱而定。在低频率，这程度是较大于100ns，与一个明确的近路在高于100Hz，到一个在500Hz较低的大约是1ns（峰值）的限度，在24kHz下降到大约是这频率在6dB per octave到大概是10ps（峰值），对于系统来说，这音频信号是120dB高于听觉点。」

从更多最近研究观点来看，这有可能被考虑得太过小心；无论如何，这考虑对于取样抖动低于100Hz有可能是听不到的，这原因是与抖动高于500Hz时做比较时，需多于40dB的因素，在决定像是有关于低及高频率取样抖动的重要性时，抖动高于500Hz时做比较是有帮助的。