在PC、伺服器與寬頻網路上，資料的處理、儲存、傳送與顯示量快速增加，使得全新的電力架構與革命性的解決方案之需求隨之日增，也只有如此才有辦法解決伴隨此類資訊之處理所產生的電力問題。

資訊時代中的電力轉換

功能性與處理電力的逐漸增加，使得數位化半導體的矽化幾何（silicon geometry）日益降低，在同一個矽區（silicon area）當中也必須使用更多的邏輯電晶體。但是，IC中每一個邏輯電晶體的效率卻沒有增加。因此，對每新一代的半導體而言，為這些晶片供應電力的電流量幾乎是以指數方式上升的。

每新一代的數位晶片所需要的電流量都比前一代要高，電壓值則要比前一代低。當前的高階筆記型電腦要消耗20A的電流，而兩年前的同級產品卻消耗不到10A的電流。目前伺服器與高階桌上型電腦的CPU需要60到 80A的電流。下一代的處理器可望超越100A以上，與兩年前的同級產品比較起來，足足倍增了九倍之多。如(圖一)。

《圖一 數位晶片之電壓與電流演變趨勢示意圖》

高調節標準下的電力架構

在高調節標準之下，非常低的電壓需要非常高的電流，這種情形使得分散式電力架構（DPA）的需求亦隨之增高。以DPA來講，集中式的AC/DC整流器送出了間歇性的分散式匯流排電壓，其將經過DC-DC整流器，於需求的點上降壓到所需之電壓。在此「點載式」（point-of-load）整流處理方式之下，便減少了電力分散上的損失，瞬變電流的回應也改善了，而我們也比較容易自訂電力整流範圍，以處理系統電壓中的激增狀況。

當輸出電壓以指數方式下降，而輸出電流也以指數方式上升時，這些DC-DC整流器會變得較為複雜，所需之電路板空間會增大，設計時間與技巧也必須隨之增加。不幸的是，這樣的趨勢與空間極為寶貴的現實互相抵觸，而消費性設備市場的上市時間也極為重要。這些點載式DC-DC整流器都被放置於空間極為寶貴的系統或主機板上。

整流器的空間效率或電力密度的增加將會直接升高在同一塊區域上放置其他CPU、DSP或ASIC晶片的機會，進而抬高了消費性設備的成本。也因為內建DC-DC電力整流器之需求遽增，以及電力與類比專業人才的短缺，龐大的上市時間壓力將更形惡化。

設計內建電力整流器的全新方法

電力建立區塊逐漸浮現出來成為全新的電力架構。它們重新定義了設計的流程，同時產生了DC-DC整流器的電力密度與設計複雜度的結果。其分離式的設計方式將使單一高電流輸出需要多達100種的組件，如要為新一代的設備產生電力，以IR出品的iPOWIR（架構為例的電力建立區塊，將使60A DC-DC整流器所需之組件減少到50項，每一電力階段將低於10個裝置。在新的建立區塊架構之下，通常低於5A/in2的電流密度將可倍增到10A/in2。

區塊建立方式

(圖二)顯示了在以配置圖為中心的組件建構了n+1階段的建立區塊之下，其所簡化的多階段整流器範例，其中僅增加了一個外部PWM控制器及輸入輸出被動元件，便完成了整個整流器的設計。

《圖二 iPOWIRTM智慧型電力區塊所簡化的多階段整流器電力階段簡化》

建立區塊的方式讓設計者可以利用一種非常簡單的方法來使階段數目配合所需之電流，藉以增加階段的數目，使其能夠應付得了未來ASIC或CPU對電流增加之需求。

電源供應器通常是主機板設計時的最後一項考量要素之一。在這個階段，電源設計者幾乎已經沒有什麼時間可以為電源供應器分配更多的電流，或者讓它更不佔空間。當電路的設計與配置等重要元素都位於功能性區塊當中時，這些整流器的設計將更為簡化，同時透過外部被動元件與可調整的架構來提供更強大的設計彈性。

與分離式整流器比較起來，此型整流器的整體尺寸可以縮小到44%，與模組化整流器比較起來，更可縮小到58%，所佔的空間更小，硬體設計者更容易克服空間上的限制。

透過整合與最佳化提昇效率

節省空間與設計配置的簡化是此一全新概念的兩大優點。當頻率與瞬變電流（di/dt）升高時，偏離阻抗與感應係數，加上電力半導體的損耗，是增強效率進而提升電力密度的兩個大好機會。

MOSFET驅動電流的路徑只是一個導致FET驅動訊號不良的配置不良區域而已，它會導致整流器的切換過度損耗。Novell電路板設計技術可以降低這些抵抗性及引誘性的效果，但是這並不算是什麼大不了的工作。在將這些重要配置的組件整合到一個組件中之後，您便可以利用iPOWIRTM架構達成精簡而最佳化的組件配置設計，並可改善調節狀況，降低電力耗損。

對同步傳遞（buck）整流器而言，MOSFET是以最佳化的方式針對此一特定電路設計的，如此設計的目地是希望能夠達到最高的效率，而且這一點非常重要。由於這些組件是造成大部分電力損耗的來源，將這些裝置的設計與流程調整到最佳狀況，藉以確保達成最有效率的作業，這是非常重要的。

International Rectifier針對詳細的電力損耗方程式進行開發，希望使矽化設計最佳化，讓每一個電晶體都有需要注意的不同特性。電力損耗方程式的簡化版本，如(圖三)，是在每一個新的iPOWIRTM建立區塊中促成最佳化電力半導體晶片組的關鍵要素。

《圖三 經過簡化的電力損耗方程式 》

效能優點

透過電路配置圖與電力半導體最佳化，它增強了6%的效率，而與分離式的選擇方案比較起來，電力的損耗也降低了將近25%。這個優點反映到(圖四)所顯示的效能資料中，使傳統分離式設計與iPOWIRTM技術的解決方案相較之下，將可以1.1MHz的條件提供12Vin, 1.6Vout, 60A多階段整流器作業環境。而以上所提到的所有效能，都僅是以iPOWIRTM建立區塊小小的11mm x 11mm x 3mm外型之下提供的。

《圖四 iPOWIRTM解決方案與分離式四階段同步整流器之電力效能比較》

(圖五)是iPOWIRTM架構在最高達1.1MHz的四階段同步（傳遞）buck整流器操作效能測試之下所使用的實際電路圖。與複雜且超過100項零件的分離式設計比較起來，同樣能夠提供相同的電源供應功能，而且設計更為簡化，所節省的空間更多。

《圖五 以iPOWIRTM 技術為基礎之60A多階段電路電路板俯視圖》

彈性設計解決方案

在將部分電源供應組件設計到 iPOWIRTM組件外部的情況下，不僅是電路板的配置得到了彈性，電路的最佳化程度也得以大大提升，可配合更大範圍的作業狀況使用。

例如，International Rectifier的第一套產品：iP2001，這是多階段整流器的電力建立區塊，經過設計，輸入電壓範圍5-16V，輸出電壓範圍0.95V至3.3V，作業頻率範圍從300kHz到1Mhz以上，視所選用之外部多階段控制器與被動元件而定，每階段最高可送出15A。除了寬廣的作業條件以外，亦可根據設計目標來挑選外部組件，在成本、效能與電力密度等目標都獲得平衡的情況下，為設計者創造了更大的彈性空間。

在參考了設計、建議控制器與廣大應用範圍之被動元件組合之下，當iPOWIRTM系列產品大量上市時，作業狀況與設計的目標應該都已經達成了。

整流器的全新可能性

電力整流器的全新設計觀念與設計方法已然出現。傳統上為了設計的簡化、尺寸、彈性與效能而妥協出來的產品已遭重新定義。現在，OEM設計者將可以更短的設計時間，更輕鬆地設計出空前的電力密度等級，在現代的資訊時代中提供更有把握的承諾。

International Rectifier全新iPOWIRTM系列中的第一套產品的樣品：iP2001多階段電力區塊，目前僅有客戶測試用樣品，大量樣品將可於2001年6月產出。

以完全整合的PWM控制器開發出來的iPOWIRTM系統已經非常進步了，它可以讓單一階段整流器的設計非常簡單。此一多功能之電力建立區塊將可送出0.925V至3.3V電壓，電流亦可達 15A，對各種ASIC、DSP與CPU應用來講都非常適合。

在未來，此一整合式電力建立區塊技術可以應用於任何數量的DC-DC應用項目上，對於電力密度與設計難易度非常重要的整流器而言，可以大大簡化其設計。設計者也可以預見得到，在相同的外型因素之下，電流密度還可以更大，在超小的外型中達到20A甚至25A。初步之產品只是此一超革命性與彈性平台的開端而已，幾乎任何外型的電力整流器都可以出現創造出各種全新的設計可能性。

（作者為International Rectifier公司行銷經理Chris Bull）