Fractional-N PLL（分數-N型鎖相迴路）在理論上被視為可以超越Integer-N PLL（整數-N 型鎖相迴路）的效能極限，為達到這項突破，業界已經努力了許久。現在，有一種新的設計已經能讓Fractional-N PLL達到理論上的效能。

本文將討論現行架構的限制，及其對於效能的影響。接著討論發展Fractional-N PLL的動機、演進，以及如何達到效能上的突破。(圖一)為以ADF4252 Fractional-N PLL為基礎所設計之1.8GHz Local Oscillator。

《圖一　ADF4252功能方塊圖（functional block）》

Integer-N PLL vs. Fractional-N PLL

Integer-N PLL中的N與輸出頻率（RFOUT）和相位偵測比較器頻率（FPFD）的關係可以用下列公式來表示：

《公式一　公式:N = RFOUT / FPFD （公式一）》

以1.8GHz LO為例，如(圖二)，假設每個Channel為200kHz，PFD頻率（FPFD）必須設定在200kHz，這是因為N計數器只能增加整數值的緣故。在此例中，N=1800MHz/200kHz=9000。為產生下一個相鄰的頻道，要跳200kHz，N的值就增加到9001。

《圖二　Integer-N PLL》

在一個Fractional-N PLL中，N除法器被分成整數（INT）除法器和一個模數（MOD）除法器，可以下列公式表示與輸出頻率（RFOUT）和相位偵測比較器頻率（FPFD）的關係:

《公式二　（INT + FRAC/MOD） = RFOUT / FPFD 》

《圖三　Fractional-N PLL》

這就是Fractional-N的本體，現在PFD頻率可以大於RF頻道解析度，這減少了相位雜訊（Phase noise），但可能導致Spurious的產生，如(圖三)。在ADF4252 Fractional-N PLL中以三階sigma-delta內插器，提升了相位雜訊（Phase noise）效能，而且可以有效控制Spurious，如(圖四)。

《圖四　ADF4252 Fractional-N PLL》

Reference Spurs

有一個與Fractional-N PLL息息相關的缺點，就是它們不好的Spurious Performance。 不過，由於ADF4252使用sigma-delta抖動能力（dither），將Spurs推低到雜訊層。當操作在最低寄生模式（Lowest Spur mode）時，抖動電路就啟動。這讓離散的寄生能量（Spurious）隨機化，有效地將它轉換到白雜訊（white noise）的範圍。此外，使用以sigma-delta為基礎的分數內插器，Spurs是以數位的方式產生，因此在溫度變化的時候仍能穩定地控制spurious performance，ADF4252的Spurious隨高低溫變化值會低於3 dB。其他現存的Fractional-N PLL解決方案，Spurious容易隨溫度而大幅變化，主要是因為使用類比的分數補償，類比補償的方式易受溫度條件影響。

Programmable Modulus可程式模數

其他在改善效能上的重要是在於可編程模數（programmable modulus）的想法，這是來自於一項Fractional-N PLL非常簡單的特性。最接近載波的寄生信號（Spurious） 會出現在模數（MOD）除以PFD頻率 （FPFD） 時。一般PLL提供非常高的解析度固定模數值（fixed modulus），例如218 或 222。將之放到實際的應用上，種種限制很快的就顯而易見。重新看這個例子，PFD在13MHz下運作。假設Fractional-N PLL具有一個固定的22位元模數，則跟著第一個寄生信號會從載波出現13 MHz/222 = 3 Hz。由於這個寄生信號也會有諧波（harmonics），所以寄生信號會出現在6 Hz, 9 Hz, 12 Hz等頻率。在GSM1800應用中，迴路濾波器 （loop filter） 的頻寬一般大概選在20KHz。這表示當通過低通迴路濾波器（low pass loop filter）時，寄生信號看不到衰減，並且會同時在系統的RF輸出端出現。事實上，由於寄生信號緊密相連，它們實際上看起來像寬頻雜訊，會降低整個系統的效能。

《圖五　高解析度固定模數（fixed modulus）的寄生信號貢獻度》

使用者可能會想到從某處貢獻出來的雜訊，可是事實上卻是許多Spurs聚集在一起，(圖五)顯示的就是這個現象。雜訊層為-90 dBc/Hz，可是寄生信號（Spurs）使它變成一個-70dBc/Hz的實際雜訊層（effective noise floor），這是固定式模數法（fixed modulus）無可避免的缺點，因為要提高頻率精確度就必須使用高階解析度。將固定式模數法（fixed modulus）與可編程模數（programmable modulus）做一比較，在採用ADF4252的例子中，其模數可以被編程到65，由一個13MHz PFD頻率產生需要的200 kHz頻道步階。

由上述中得知，寄生信號（Spurs）將會出現在13 MHz/65 = 200 kHz offset carrier。在此一200kHz寄生信號上，而20kHz的迴路頻寬（loop bandwidth）將會提供十倍以上的衰減。因此，使用可編程模數（programmable modulus）產生的寄生信號將會比從載波產生的寄生信號更遠，也會因迴路濾波器（loop filter）而衰減。它的諧波分得更遠，因而也會被濾波器衰減。這表示並沒有寬頻雜訊與固定模數法的關聯性。如(圖六)所示，In-band noise為-90 dBc/Hz。

《圖六　可編程模數（programmable modulus）的寄生信號貢獻度》

@大標:固定（Fixed modulus）vs. 可編程模數（Programmable modulus）

很清楚地，可編程模數在針對寄生效能所實做的Fractional-N PLL解決方案時，其做法更為有效。下一個問題要問的是為什麼以前沒有可編程模數？答案是在於搭配固定式模數設計所應用的邏輯。為了使RF輸入頻率盡可能準確，模數必須做的和增加的解析度一樣大。回頭參考例子，合成1.8 GHz RFOUT：

《公式三　公式:》

RFOUT = R × [INT + （FRAC/2N）] （N為模數的解析度， 設為17 位元）

RFOUT = 13MHz × [138 + （60495/217）

RFOUT = 1.800000023 GHz。

17位元模數可以達到23Hz內的準確度。使用一個固定式22位元模數能讓PLL合成出所要的3Hz內的頻率。因此，模數的解析度盡可能做大以使RF頻率更加準確。不過，若植入一個可編程模數就不需要非常高的解析度。這是早已預料到的一個關鍵點。ADF4252具有可編程的12位元解析度，這代表任何從1到4095的模數都可以被使用。再一次參照範例，了解到1.8GHz輸出，200kHz解析度和一個13MHz參考源，模數被編程至65。該輸出頻率可表示為：

《公式四　公式》

RF = Fpfd × [INT + （FRAC/MOD）]

將模數編程至 65，

RFOUT = R × [INT + （FRAC/MOD）]

RFOUT = 13 MHz × [137 + （30/65）]

RFOUT = 1.8 GHz

可編程模數（Programmable modulus）能確保正確的頻率得以實現，因此就不需要一個非常高階的固定模數。

可編程模數（Programmable modulus）還可增加使用者操作上的彈性。可編程模數對多重標準應用（Multi-standard applications）而言非常有用。ADF4252具有12位元解析度，但實際上完全的可編程能力使它更具彈性。具有可編程模數還有更多的優點，如可以確保維持多重標準應用的迴路穩定性。假如一支雙模電話需要PDC和GSM1800標準，可編程模數就很有用。PDC需要25kHz頻道步階解析度（channel step resolution），但是GSM1800需要200 kHz頻道步階解析度。13MHz參考信號可以直接提供給PFD。當在PDC模式下，模數可被編程到520（13 MHz / 520 = 25 kHz）。針對GSM1800操作（13 MHz / 65 = 200kHz），模數可再被編程到65。重要的因素在於PFD頻率保持為一個常數 （13MHz），這使得使用者得以設計一個迴路濾波器，可被用在二種標準的設定上，而不會遇到穩定度的課題。RF頻率對上PFD頻率的比值N，會影響轉換函數，因而穩定了這個系統。

《公式五　公式:》

保持這個N關係為常數，並在一個穩定的濾波器中替代改變模數因子的結果。

相位雜訊（Phase noise）

ADF4252在相位雜訊效能上提供真正的改善，並超越現有的Integer-N PLL。在GSM1800應用中，頻帶內相位雜訊的改善可以達到15 dBc/Hz，理由如下：使用一顆Integer-N PLL的in-band相位雜訊是PFD的雜訊層，取20 log N（此處N為RF頻率對PFD頻率的比率）得到降低的程度。在我們的範例中， N = 1.8 GHz/200 kHz = 9000，這表示在VCO輸出的雜訊是PFD雜訊，取20(log 9000)=78 dB（參考圖二）。在Fractional-N PLL中，比PFD可使用較高的頻率。因此， 取20 log N後降低得並不是如此嚴重。回到範例中，N=138。因此，PFD雜訊只有取20(log 138)=43 dB。但是在較高頻率下操作PFD會造成不利結果。此不利結果是10 log（PFD頻率增加）= 10 log（13 MHz/200 kHz）= 18 dB。所以真正相位雜訊改善是78 - 43 - 18 = 17 dB。

《圖七　Integer-N PLL和Fractional-N PLL之間頻帶相位雜訊的比較》

(圖七)顯示針對GSM1800結構，在ADF4252 Fractional-N PLL和一個Integer-N PLL之間相位雜訊效能的量測比較圖。到目前為止， Fractional-N PLL解決方案已經保證達到理論上的效能水準，但是卻不能將此一改良轉換到製程上。理由是所用的分數引擎會灌入雜訊給系統，所以理論上可改善的期待越來越受到否定。一部分雜訊的產生來自於寬頻雜訊，如上所述，所以可編程模數只是改善雜訊效能計畫的一部分。瞭解了寬頻雜訊是需要加以解決的主要課題，再加上在sigma-delta技術方面知識的延伸，也促使在分數引擎中使用抖動（dithering）和雜訊銳化（noise shaping）的突破。

在ADF4252中，決定用三階sigma-delta解調器（modulator）來提供最佳的效能。為提升相位雜訊（Phase noise），充電泵浦（charge pump）線性特性也須特別注意，這是因為充電泵浦的非線性特性會直接轉換成寄生信號能量。在第一個地方減少寄生信號到最小，代表sigma-delta表現出較小的抖動，也因此減少白雜訊（white noise）的產生。因為ADF4252是一顆泛用型的元件，它可提供軟體的可編程能力，這樣使用者就可以在雜訊與寄生效能之間得到折衷，讓使用者針對應用與規格將ADF4252達到最佳化。

相位再同步（Phase Re-sync）

ADF4252中另一項特性就是相位再同步。下一代無線網路正在考慮鄰近蜂胞（Cell）頻率再使用的課題。這可增加網路服務容量。但在目前GSM中，鄰近蜂胞並沒有使用相同的頻率，這是為了避免鄰近蜂胞會發生相同頻率干擾。這樣的頻寬減少也限制了系統的容量。Fractional-N PLL可被用來將天線陣列相位化，這樣鄰近蜂胞就可以重複使用相同的頻率。這個想法是，一只天線的相位可能會與自身蜂胞範圍內另一只天線的相位干擾。這樣在某些特定方向，提供建設性的干擾（相位內），而在另外其他方向，則有破壞性干擾；這將確保在鄰近蜂胞內使用同頻率是可能的。

課題在於假設一顆Fractional-N PLL由頻率A（和相位A）跳躍到頻率B（和相位B），然後再回到頻率A，這樣將不必要回到相位A；它可以回到任何M相位，這個M就是模數（MOD）的值。如此，ADF4252在已經作用的範例中可能有65個可能的相位狀態。相位再同步的特性旨在解決此一問題。在sigma-delta被重設之前，再同步計數器設定PFD週期的數值，在新的頻道已經被編程之後。重設Sigma-delta整合器到它們的種子值（seed value）， 使每次一個新頻道被編程，可確保synthesizer永遠會重回到相同的相位中。

結論

總體而言，ADF4252對於Fractional-N PLL解決方案而言是一種嶄新的做法，並且專注在效能與接受度上。藉由特別的Sigma-delta分數引擎和充電泵浦 （charge pump） 對PLL整體效能的幫助，這顆Programmable Fractional-N PLL可以提供比固定式設計更有彈性的解決方案。

（作者任職於美商亞德諾）