目前及預期的IC封裝趨勢顯示，球狀矩陣排列（BGA）封裝會出現顯著的增加；眾多市場分析師預計將出現20％以上的年複合成長率，到2008年，每年的出貨量將突破170億件。儘管在部分領域除晶片尺寸封裝和倒裝晶片封裝外還有其他暢銷產品，但正如下文所要描述的那樣，大部分球狀矩陣排列增加無疑來自晶片尺寸封裝（CSP）和倒裝晶片（FC）封裝。

在整個球狀矩陣排列封裝領域，一份有關特定重大封裝類型的分析表明，各種球狀矩陣排列封裝類型的增加或下降趨勢將更詳盡地展現出基板技術的一些缺點。後文的球狀矩陣排列和基板趨勢概述明確向讀者表明，球狀矩陣排列封裝的總體生存力正隨著晶圓發展而不斷提升，部分領域的速度因絕緣基板技術而快於其他領域。

PBGA趨勢

PBGA（塑膠球狀矩陣排列）基板技術通常要求最低程度的電源管理；例如，幾乎沒有電阻控制。基板層從2至6。Line-Space Pairs位於65μm至45μm之間；Bond-Finger Pitch位於135μm至95μm之間；最後以減法製程進行鎳金電鍍，或使用一些全金反蝕刻或雙像製程（如Amkor的buss-less電鍍）進行。

總體而言，PBGA技術的Line-Space和通道性能很難與集縮矽晶片技術同步。為了達成晶片收縮，PBGA基板解決方案可能在增加成本的條件上要求更多的層數、更多的通道，與雷射鉆孔以及更長更厚的金線。因此，與其他更具成本效益的球狀矩陣排列解決方案相比，PBGA正在逐漸失去優勢。

對於基板供應商而言，2～4層PBGA的利潤正在逐步降低；供應商只得透過更加昂貴的6層高密度互連PBGA基板取得足夠的利潤。具有更厚銅內層的熱加強型PBGA的應用是延長PBGA壽命的一大亮點。熱加強型PBGA趨向於填補標準 PBGA與凹槽向下型（CD）PBGA之間的性價比差距。

凹槽向下型封裝趨勢

凹槽向下型球狀矩陣排列的封裝規格跨度極大，從31mm到50mm不等，甚至特殊應用的規格可低至23mm。通常球數從300個到1000多個不等。凹槽向下型球狀矩陣排列基板可具有1到10個金屬層，1至3個焊接列。儘管有一些應用採用更奇特的絕緣材料，如拓展型聚四氟乙烯或聚醯亞胺（polyimide），但使用BT樹脂（Bismaleimid Triazine）作為絕緣體則更為常見。一個10層、3列的組合是以BT樹脂絕緣體構成的最高性能基板。

對於凹槽向下型球狀矩陣排列基板而言，熱電管理非常重要。在某些情況下，這些封裝可能必須處理高達40W的功耗。儘管對於大部分凹槽向下型情況而言，平均為15W，但是對於雙層凹槽向下型情況而言，8～10W則更為典型。

總體而言，凹槽向下型球狀矩陣排列的現有應用較少；甚至2004年封裝路由器的成長（自2000年來的首次成長）目前也開始減緩。凹槽向下型球狀矩陣排列的大部分傳統應用（如主流電信IC）正在以倒裝晶片模式進行改裝從而提升性能；事實上，電信領域的這種自身轉變已經導致凹槽向下型球狀矩陣排列的應用減少70％以上。

從基板供應商的角度而言，由於凹槽向下型球狀矩陣排列量相對較低，它們仍可以獲得良好的利潤，但此後終端用戶為這些基板所支付的成本使其成為毫無吸引力的傳統應用解決方案。因此，向倒裝晶片轉型實為大勢所趨；高達10Gbps以上且經測試的線接基板正與凹槽向下型球狀矩陣排列爭奪市場。

襯底封裝

同凹槽向下型封裝領域一樣，襯底（tape-substrate）封裝領域幾乎已經萎縮。大部分剩餘工作已經轉至層壓基板，層壓基板現在可設計為低至50μm核心層。更低的成本及更多的平面使層壓成為對襯底基板極具吸引力的選擇。

總的來說，半導體和襯底不再是完美的組合，除了極為細小的模式。雙金屬襯底封裝目前用於一些有限的應用。這些基板仍是要求極小尺寸應用的最佳解決方案。例如，英特爾的堆疊封裝，但是即使這種封裝的成本也顯得過於高昂，其設計方案有待改善。

多層襯底封裝目前正應用於倒裝晶片。這種技術可輕易以50至90μm微型通道與20μm行間隔取得必要的密度。

目前僅有約五個襯底供應商為半導體產業提供傳統的襯底封裝服務。其他供應商已經退出或回到可使他們獲得更高利潤的磁碟驅動器和列印驅動應用市場。相機模組有很多襯底封裝業務，但事實上這更類似於磁碟驅動器應用。這個領域對於基板供應商而言頗具吸引力，因為這個領域的技術入門水平相對較低，與高密度的封裝應用不同，基板上的相機模組要求密度相對較低且簡單的製程。

晶片尺寸封裝趨勢

晶片尺寸封裝現在正呈現成長趨勢，因為晶片尺寸封裝矩陣的密度或陣列封裝已經與晶片收縮同步。晶片尺寸封裝基板技術的特徵是每平方米的通道密度大於40萬，加之新近可用的生產40μm行間隔模式密度（最近從50μm降至40μm）。晶片尺寸封裝密度的能力無法透過同等成本的PBGA模式獲得，因為後者的體積規格過大。晶片尺寸封裝目前還在球側採用有機可焊性保護劑（OSP）進行最終表面加工，以處理以往使用常規性鎳金時的金脆效應之可靠性問題。

晶片尺寸封裝還大幅利用目前的晶片堆疊；3～4個晶片堆疊現在十分常見。事實上，目前堆疊晶片尺寸封裝是晶片尺寸封裝最大的細分領域。這一技術的推動力就是轉向更細小的4個晶片堆疊封裝，降至210±30μm總基板厚度，這將促使更多襯底封裝的應用出現。

晶片尺寸封裝技術的現有業務是對應於0.4mm球接腳。儘管存在一些轉至0.3mm的期望，但是0.3mm技術問題涉及尋找一個適合且與球置放兼容的表面加工應用方法，以避免二次加工。目前，對於怎樣轉至0.3mm模式尚沒有明確的解決方案。

上文見證了一些晶片尺寸封裝向倒裝晶片的轉變，主要是SiP上之應用，但也漸漸應用於標準晶片尺寸模式。這一轉變的推動力主要來自於涉及電阻問題應用過程中倒裝晶片減少電源線感應系數的能力。

SiP封裝趨勢

SiP是附加表面電容器、感應器等設備的晶片尺寸封裝，它涉及大量高水平的整合。目前，SiP趨勢主要由RF模組應用所推動。

SiP技術通常從2～4層基板轉向更高密度。SiP基板一直尚未到極端，通常為65μm行間隔、250μm鉆孔及0.2mm以上核心層。在將傳輸線結構植入層壓時採用特殊材料。製程使用特定的鎳金以改進可靠性和雙向製程。這種技術的基板關鍵在於這些封裝必須非常平坦，在電介質厚度方面的限度極小，以利於配件連接和電阻控制。電阻控制在處理RF應用時是絕對不可少的，這與PBGA和晶片尺寸封裝不同。此外，SiP基板無法包含高壓線與匯流排之間的連接或產生斷截而影響電路性能的反蝕刻製程。

由於SiP解決方案相對而言較為獨特，並且大量生產具有一定的挑戰性，目前業內只有少數幾家供應商經營狀況良好。

倒裝晶片封裝趨勢

倒裝晶片基板技術涉及當今業界所使用的先進材料和設計規則。越來越多的IC功能不斷促使層數增加，繼而促使成本的增加。材料成本佔了倒裝晶片成本的60％至80％，對於該部分成本的控制情況將決定倒裝晶片的未來。

例如，如今的倒裝晶片以ABF非傳導性技術為主導，即涉及一系列性能指標的高價絕緣體。儘管介電常數與介電損耗良好，但從機械性能角度來看該材料不如其他可用材料。由於可能產生封裝結構及造型問題，封裝設計師們不得不被迫考慮採用更加昂貴的材料。倒裝晶片的問題在於很可能在開發過程中發現不同的材料組合；業者希望看到的是由於層數增加使倒裝晶片封裝的成本上漲，而不是由於應用的增加而引發更為典型的成本下降。

層數的增多將增加倒裝晶片封裝的成本並改變該領域的傳統方向，如添加信號層之間的塗層以改善受長時間傳輸線延遲影響的電路性能。

如今的倒裝晶片基板技術(表一)包含四項核心部件，材料成本在不同程度上主導著此項技術；倒裝晶片採用了許多特殊材料。

轉變過程中的基板

在上述球狀矩陣排列技術回顧中，隱含的資訊是絕大多數基板技術的價格不是下降就是處於零利潤狀態(圖一)。雖然可以把FC 2-n-2部門定價歸結為少量上漲，原因是材料費用的上漲，但2005年末即使這一技術價格也將呈下滑趨勢。這些趨勢削減了傳統基板供應商投資新技術和設備的動力，而這恰恰是推動這一產業向前發展所必需的。最好的情況是，就未來該如何解決基板需求問題，能以不同的態度看待對基板供應基地的需求。但基板供應商的終端客戶——整合組件製造商（IDM）和原始設備製造商（OEM）——卻在促使封裝IC降價方面表現的非常出色，基板產業過低的利潤正嚴重打擊供應商繼續從事半導體封裝基板業務的信心，如(圖二)所示。

《圖一　絕大部門球狀矩陣排列基板技術營業利潤過低，傳統供應商們因此不再投資，基板技術也因此停滯不前。》

總體而言，自20世紀90年代，許多基板供應商進入了基板供應鏈後才發現該市場價格競爭十分激烈，在技術上也極具挑戰性，從而導致大量供應商最終不得不離開半導體產業。在PBGA產品部門情況更是如此，因為市場上其他供應商們往往青睞高級球狀矩陣排列（BGA）應用而非高價且縮減的PBGA市場。

目前有一個可行的解決方案。主板產業最早從本質上孕育了球狀矩陣排列基板產業，該產業能運用先進的主板技術重塑對於PBGA部門的需求。PBGA產品每平方米製造成本約為250美元，非常適合作為目前主板技術的補充，與目前球狀矩陣排列基板供應商每平方米400美元的產品儲存價格形成了鮮明對比。

因此主板供應商從事PBGA基板產業所需的投資僅要求他們向前邁一小步，因為絕大多數必需設備已經齊備。但讓主板供應商信賴成本模式是一個指導性的過程，目前相關努力正在進行之中。

這一設想方案解決了目前與PBGA產品相關的價格壓力，但這充其量不過是這一特殊產品部門的權宜之計。總體而言，這並不能解決鋼鑄板以及其他基板製造的成本壓力。領先的球狀矩陣排列基板製造部門將需要推出分裂式技術以應對不斷上漲的製造和材料成本問題。新的設備系列、方法和材料目前需求量極大，目的是填補日益擴大的基板技術和晶元級別技術之間的空缺。

結論

總結來看，球狀矩陣排列基板技術（BGA substrate technology）有“在轉變中消失”的危險；PBGA（塑膠球柵陣列）技術則已停滯不前。甚至在領先的BGA部門，儘管基板供應商在不斷努力地推動和滿足當前的許多需求，但是總體上看還是一步一步地落伍了。在資金方面，這些供應商已沒有動力提高投資金額跟上矽晶片（silicon die）技術的需求。因此，該產業可能正在失去把晶片技術（die technology）轉化到電路板上的能力（即基板最終只能充當晶片和主板之間的轉換器（translator）或內插器（interposer））。

如果從半導體技術中學到有關矽技術發展的任何東西的話，那就是不斷地推動技術發展從而製造體積更小且功能更強大的元件時，需要一直進行高投入的開發工作。在該產業的封裝基板方面，似乎缺乏與開發65奈米技術、高介電常數材料與低介電常數材料（low and high k dielectrics）、凸塊底層金屬（under bump metallization）等項目相關的努力。在基板方面，沒有人真正關心如何使基板供應商跟上時代的發展或幫助新廠商進入這一領域。

的確，矽技術的發展展現出基板技術的潛在不足並且正在嘗試其自身的解決方案。例如，現在更多採用混合信號整合——將更多的內插器技術應用於晶片；然而，對於將轉變拓展至主板領域而言這是一項成本昂貴的途徑。這其中還包括晶圓水平再分配技術的貢獻——又一項能夠將I/O設備從晶片拓展至基板的內插器水平技術，但這也同樣是一項成本較高的方式。此外，再分配技術受限於0-100 I/O 範圍內直線下降或輸出端通道，而非輸入輸出。再分配技術之所以能夠找到適合其發展的環境是由於基板技術的不斷落後。整合服務供應商的再分配技術在業界的成功應當引起基板供應商的注意。事實上，它們正在搶奪原本屬於基板供應商的市場份額。

如今的基板供應商，無論是襯底封裝或是層壓封裝，似乎都在先進科技領域大步向前，如從25μm轉變至23μm亦或是20μm。需求帶來了更為革命性的突破——例如，有人會將基板技術的行間隔降至10μm。的確，這是一個具有巨大市場潛力的良好商機。很顯然，理想的預期將是製程的簡化而並非單純層數或技術含量的增加。最大的阻礙在於資金的缺乏——來自於整合組件製造商、原始設備製造商或其他企業的支持將進一步支撐起此項食物鏈。

（作者為Amkor Technology全球供應商技術及質量部門副總裁）

延 伸 閱 讀	新功能的出現直接導致額外記憶體的大量增加，本文將展示在相同的封裝內堆疊更多的矽元件的嶄新封裝技術及其發展趨勢。相關介紹請見「堆疊式儲存模組封裝技術的發展趨勢」一文。 某某晶片採用什麼的封裝方式，在我們的電腦中，存在著各種各樣不同處理晶片，那麼，它們又是採用何種封裝形式呢？並且這些封裝形式又有什麼樣的技術特點以及優越性呢？那麼就請看看下面的這篇文章，將為你介紹個中晶片封裝形式的特點和優點。你可在「晶片封裝技術知多少」一文中得到進一步的介紹。 SRAM堆棧封裝成一顆的多晶片封裝（Multi-Chip Packaging；MCP）技術很普遍地應用在手機上，以節省空間達到輕薄短小的目的。在「手機需求帶動內存多晶片封裝（MCP）技術發展」一文為你做了相關的評析。

最新消息	半導體封裝材料成分的新組合，使半導體產業能夠成功地實現無鉛封裝。該公司創新的方法可在封裝過程中去除鉛，並消除了在推出無鉛封裝產品時存在的潛在程序缺陷。相關介紹請見「傑爾系統發佈突破性封裝新材料組合克服全球無鉛晶片製造障礙」一文。 集多個功能晶片於單一封裝內的系統級封裝（SiP）正成為業界的新寵，相比於傳統的多晶片封裝（MCP），系統級封裝正朝著集成更多裸片、面積更小、更溥的方向發展。你可在「英特爾在華建封裝研發中心，半導體廠商競逐SiP」一文中得到進一步的介紹。 全球最小的CPLD封裝Xilinx通過提供完整的晶片級封裝（CSP），領導高級封裝的創新之路。這種高級封裝技術非常適用於要求板面積近可能最小的應用。在「Xilinx 晶片級封裝解決方案」一文為你做了相關的評析。

 

	46”LED背光源	40”LED背光源	CCFL
消耗功率	550W	470W	290W
模組數量	450個模組	325個模組
	GRBRG五顆LED為一模組
TV售價	97萬日幣	74萬日幣	37萬日幣 (40v-KDL-L40HVX) LCD WEGA
NTSC面積比	105％		70％
sRGB面積比	150％
AdobeRGB	114％