從一些最新發表的行動電話中，例如Motorola ROKR以及Palm Treo，可以發現行動電話與其他消費性裝置，如PDAs、MP3播放機、數位相機和攝影機的數位整合方案正在快速演進。因此在工程上也產生了一個典型的矛盾處：超高效能手持式裝置還得具備極低的耗電量。而且隨著處理器的運算效能大幅提高，手機製造商與設計業者也必須開始採用雙處理器架構。由於3G/3.5G無線系統本身擁有的較高資料傳輸率，處理器之連結埠頻寬與延遲率的要求勢必隨之提升，以因應多媒體功能的需求。

目前在雙處理器PDA與智慧型手機的設計中，處理單元通常包含一個基頻處理器與一個特定功能的協同處理器，例如應用處理器或多媒體處理器。這兩個處理器在手機中各自運作，執行所屬的特定工作。基頻處理器扮演RF數據機的角色，而應用處理器則負責執行作業系統，以及處理各種多媒體應用。如Linux、Symbian與Windows CE/Mobile等常見較複雜的作業系統，通常需要運算能力強大的應用處理器，來管理影音資料及其他如：Wi-Fi與Bluetooth等的無線功能。(圖一)所示為高階手機中的雙處理器架構。

《圖一　3G/3.5G Smart/PDA手機中的雙處理器架構》

(圖二)所示則為資料流的範例。語音和多媒體資料經由天線接收後送入基頻處理器，接著這些資料在經過封包之後，傳送至應用處理器。應用處理器則會將這些多媒體內容儲存至檔案系統中，或是將其即時播放出來。我們將會發現基頻與應用處理器間的連結埠頻寬可能成為下一代3G/3.5G無線行動電話的瓶頸。

《圖二　雙處理器行動電話的資料流範例》

技術頻寬需求

雙處理器架構在高階2G與2.5G手機設計中，已受到廣泛的運用。然而，由於多數的傳輸資料為語音、簡單的電子郵件或文字簡訊，因此這些網路的資料傳輸速率通常在每秒數百kb的範圍內。以GPRS與EDGE（2.5G）網路為例，最大資料傳輸速率分別為171.2kbps與384kbps。因此在此世代的無線手持式裝置中，處理器相互通訊（inter-processor communication；IPC）通常是透過SPI、UART、或USB這類的介面，而且兩個處理器都必須要支援相同的介面。但另一方面，如(圖三)所示，在3G/3.5G無線標準中，CDMA2000與WCDMA支援的高速下行封包接取High-Speed Downlink Packet Access（HSDPA）規格則要求高達10Mbps以上，才足以支援多樣化的多媒體內容。

《圖三　無線通訊標準中各類資料傳輸速率要求》

(圖三)明顯表示無論是UART或是SPI的有效傳輸速率（約1Mbps），皆不能滿足3G/3.5G無線網路所要求的頻寬。至於目前行動無線處理器所支援的USB（全速模式）介面，理論上可提供高達12Mbps的頻寬。有人可能會認為這樣就能滿足3G/3.5G對於有效傳輸速率的要求，然而如果考慮到通訊協定的overhead，則實際頻寬可能低於2Mbps（這是根據某家主要手機製造商所得到的測試結果）。此外，由於USB主機端連接埠需要隨時保持運作狀態，這表示即使沒有任何資料在互連通道中傳遞，仍須消耗電力。更何況USB的高耗電量對於其扮演IPC機制的角色是一項重大缺點。此外，由於連結PC與周邊配備的時候也會用到USB連接埠，因此，在處理器上的USB連接埠可用數也有其限制，這也是其不利於IPC方面應用的原因之一。因此，目前並沒有任何一個序列介面可以提供3G/3.5G手機中足夠的資料傳輸速率。

基於3G/3.5G無線網路標準的概念，智慧型手機與PDA手持式裝置設計業者不斷努力尋找有效的處理器互連解決方案。許多新的設計中採用了各式現有序列標準的組合，藉此創造出多重資料通道，以供處理器間的資料傳輸。這雖然看來似乎可行，但處理此種資料類型所需的軟體會變得相當複雜，並容易產生資料完整性的疑慮。由於這些手機設計有時間上的緊迫性，而且上市時程也是決定產品成功的一大因素，因此系統設計業者不能浪費時間去擔心處理器相互通訊的問題。另一種解決方案是運用CPLD作為雙處理器之間通訊的元件。

運用CPLD也會出現四種問題。第一，CPLD需要經過重新編程，需要更多開發時間與資源，這將增加系統設計不必要的複雜度。第二，由於CPLD並非專為行動應用進行最佳化，因此相較於其他方法，CPLD更佔機板空間。第三，因為CPLD是一顆相當複雜的矽晶片，其整體成本可能隨著開發機板與其他雜項支出的增加而提高，最後將導致整體材料清單（BOM）的增加。此外，CPLD通常比許多專用裝置需要更多的電力。因此採用CPLD作為IPC不僅不是一個捷徑，更可能不利於行動裝置的設計。

低功耗雙埠（Low-Power Dual-Port）元件於處理器相互通訊（Inter-Processor Communication；IPC）的應用

低功耗雙埠RAM作為系統互連的元件是最近才在行動手持式裝置領域中出現的應用。雙埠RAM具備高頻寬的有效傳輸速率，不僅能夠符合下一世代無線資料傳輸速率的需求；同時，相較於其他序列介面，其所具備的高效率頻寬能維持最低耗電量，因此可讓電池續航力最大化。

透過雙埠RAM的連結程序很直接，而且所用的機制也都是設計人員所熟悉的。記憶體介面不僅可直接連結至現成處理器上的標準界面，也無須複雜的裝置驅動程式，因為此處所謂的「界面」其實就是兩個處理器之間所對映的記憶區，如此能更進一步簡化軟體的開發工作，並且縮短產品上市時程。硬體中斷（hardware interrupts）可提供處理器握手協議（handshaking）的一個簡單機制；與其他介面（例如USB）比較起來，此種方法在管理通訊連結時，能具備更大的效率與最少的協定overhead。因此，在兩邊處理器都不需要維持周期頻繁的各層通訊協定，造成不必要的儲存與載入的動作的情形下，此方法可以減少overhead，並節省耗電量。

我們必須進一步評估低功耗雙埠IPC方法的整體效率，因為對手機設計人員與設計業者來說，IPC的實際有效傳輸速率的評估是他們關心的重點，而不是理論值。為了量測有效傳輸速率，Cypress與TI開發了一套平台，其中包含兩TI的應用處理器以及Cypress的低電源MoBL雙埠RAM。硬體設定如(圖四)所示。

《圖四　無線通訊標準》

在軟體部分，則是在Symbian平台上開發，並採用簡單的non-double/rotational緩衝硬體中斷機制作為握手協議之用。有效傳輸速率的計算是以主端（server）至從端（client）處理器的資料群傳輸為基礎，而其封包大小為預先設定的。不同大小的封包可用來測量隨著硬體中斷頻率而改變的系統實際有效傳輸速率。雖然改用double/rotational緩衝配置時，有效傳輸速率的效能可能會有所提昇，然而設計業者通常寧願採取較為謹慎保守的方式，以簡化軟體複雜度，並且將中斷的數量降至最低。測量結果分別列於(表一)以及(圖五)中。

《圖五　實際有效傳輸速率與不同封包大小之間的關係 》

在此用全速USB互連的作法與雙埠RAM介面的比較為例，若要將一個1Mbit的多媒體檔案由基頻處理器傳輸至應用處理器時，由於USB介面具備2Mbps的有效傳輸速率，因此需要0.5秒完成該傳輸（1Mb / 2Mbps = 0.5秒）。此時兩個處理器上的序列介面也必須要在該資料傳輸期間都「醒著」（awake）狀態，相對地也會造成耗電量增加。而在相同狀況下，低功耗雙埠RAM 僅需耗費0.02秒就能以48Mbps的速率（1Mb / 48Mbps = 0.02秒）傳輸，此外，雙埠RAM和其他處理器還可以在資料傳輸後自動進入休眠狀態，可讓兩個處理器減少超過96％的耗電時間，藉以大幅節省電力。

與其他機制比較起來，低功耗雙埠RAM不但能提供高效能與低耗電，也能內建在超小型的vfBGA封裝中，能將所佔的機板空間降至最低。低功耗雙埠RAM的其他特點，例如：輸入讀取與輸出驅動暫存器，也可以減少處理器上重要的GPIO使用量，如(圖六)所示。

《圖六　輸入讀取暫存器與輸出驅動暫存器的用法》

隨著3G/3.5G無線網路的日益盛行，豐富的多媒體內容也大幅提高了可攜式裝置處理器相互通訊之頻寬需求。因此，傳統序列介面（UART、SPI與全速USB）已不足以應付3G/3.5G系統中傳輸即時視訊、音樂、遊戲等多媒體應用。低功耗雙埠RAM在扮演處理器通訊機制時，其高頻寬、低功耗的特點，不但能滿足嚴苛的設計需求，同時具備各類功能，來簡化軟體與硬體的設計，所以能在許多狀況下，為下一世代行動電話處理器通訊機制提供最佳的解決方案。（作者Danny Tseng為Cypress數據通訊部門資深應用工程師；Lawrence Wong為TI無線應用小組技術應用工程師；Hung Vuong為TI無線終端事業部行動電話系統資深系統設計師以及系統暨軟體技術長）

延 伸 閱 讀

3G時代，網路速度的提高將進一步刺激手機的多媒體應用。為了應對日益增多的多媒體應用，基頻處理器已經無法滿足需求。如果由基頻處理器來處理這些任務，軟體工作將非常巨大，開發週期很長。而手機已經成為快速消費品，多媒體應用處理器應運而生。相關介紹請見「2005年手機應用處理器研究報告」一文。 手機的應用的發展走向「3M」，「3M」為Multi-system、Multi-media、Multi-mode，也就是多系統、多媒體、多模，合稱為「三多」。多系統指得是手機必須能同時在不同的頻段中運作；多媒體的發展以影音為主，大幅改變手機的造型、鈴聲，讓消費者容易看到手機在應用上的變化。你可在「由無線通訊系統發展探討我國無線通訊關鍵元件商機」一文中得到進一步的介紹。 當然，對於未來手機系統需求來說，僅僅提供高階多媒體微處理器還是不夠的，高整合度的要求是需要被認真考量。就像把數據機跟OMAP做成一個單晶片的產品。市場上，有相當多Smart Phone的產品，產品本身就是利用GPRS數據機加上OMAP這樣的架構來達到傳輸的能力。在「多媒體微處理器不斷推動手機功能提昇」一文為你做了相關的評析。

市場動態

Cypress Semiconductor推出一系列具備低功耗與最小尺寸的非同步雙埠RAM。這一系列創新元件不僅為模組化系統設計中的兩個處理單元，提供一個簡易的通訊機制，並具備高達400Mbps的資料傳輸速度。此外，這項產品亦能協助降低軟體的耗用資源、節省處理時間，以及縮短各類整合式數位家庭裝置的上市時程。相關介紹請見「Cypress推出低功耗與低成本的雙埠RAM解決方案　適用於尖端消費性電子產品」一文。 Cradle Technologies的CT3600系列三款零組件，均採用0.13微米製程，分別整合8到16個單指令多重資料（SIMD）的32位元DSP引擎、4到8個通用CPU、128到144個可編程I/O腳以及一個三層儲存器層次化系統，以加速並綜合多媒體基礎架構的處理效率。你可在「演算法是多內核並行架構處理器成功的關鍵」一文中得到進一步的介紹。 手機多媒體晶片市場將是以「速度+性能+服務」的模式取勝，手機多媒體功能不斷增強是受到市場的需求驅動，手機與PDA、個人娛樂設備、家電的融合程度將越來越高，多媒體功能也會越來越重要。模擬、功耗等IC功能成為產品競爭賣點，多媒體與基頻整合單晶片已成為不可逆轉的趨勢。在「手機多媒體晶片之爭進入戰國時代」一文為你做了相關的評析。