有很多相關研究和智財權（IP）所提供的方法都可以作出D類調變器。本文將介紹其基本概念。

調變技術

所有的D類調變將音效訊號的資訊編碼為一連串的脈衝波。一般而言，脈衝寬度與音效訊號的振幅有關，而脈衝的頻譜包含了想要的音效訊號和不想要（但不可避免）的高頻內容。所有設計方法的整體高頻功率總和約是相等的，因為時域波形的總功率雷同，而根據Parseval的理論，時域功率一定要等於頻域功率。但是能量失真則大為不同：在某些方法中低雜訊底層的頂端會有高能量的音調，但在其他方法裡，能量因被修整過所以音調會被消除，但雜訊底層較高。

脈衝寬度調變（PWM）

最常見的調變技術是脈衝寬度調變（PWM）。在概念上，PWM將輸入音效訊號比作為固定載波頻率進行的三角或斜面（ramping）波形，產生一連串有載波頻率的脈衝波。在載波的每個週期內，PWM脈衝的責任寬度比（duty ratio）與音效訊號的振幅成正比。在(圖一)中，音訊輸入和三角波都以0V為中心，所以對輸入為0時，輸出脈衝的寬度責任比為50％。對大量的正向輸入則接近於100％，大量的負向輸入則近似0％。如果音效振幅超出三角波，會產生完全調變，脈衝列停止切換，而此一個別週期內的寬度責任比不是0％就是100％。

PWM吸引人的原因在於它能在PWM載波頻率為幾十萬赫茲時達到100-dB或更好的音效頻帶SNR值，此頻率低到足以限制輸出級的切換損失。另外，很多PWM調變器在直到接近100％調變的範圍內都是穩定的，在概念上可允許高達過載點的高輸出功率。但是PWM有一些問題：首先，許多設計中的PWM過程本身就會有失真現象[4]；其次，PWM載波頻率的諧波在AM收音機頻帶中產生電磁干擾；最後，PWM脈衝寬度在接近完全調變時變得非常小。這造成多數切換輸出級閘道驅動電路的問題：有限的驅動能力，沒有夠快的速度作適當的切換，以在幾奈秒的寬度中重現短脈衝波。因此，以PWM為主的放大器通常不可能作到完全調變，這限制了可達成的最大輸出功率，比起只考慮供電電壓、電晶體開啟電阻和揚聲器阻抗的理論最大值要少一些。

脈衝密度調變（PDM）

PWM的替代方案之一是脈衝密度調變（PDM），在一定時間內的脈衝數目與輸入音效訊號的平均值成正比。個別的脈衝寬度不會像PWM的多變，而是「量子化」為調變器時脈週期的倍數。1位元的sigma-delta調變為PDM的一種型式。

多數的sigma-delta高頻能量分佈於廣大頻率範圍，而不是像PWM一樣集中在載波頻率倍數的音調上，這讓sigma-delta調變具有比PWM更多的潛在EMI優點。能量依然存在於PDM取樣時脈頻率的影像上，但是在從3MHz到6MHz的典型時脈頻率時，影像會在音訊頻帶的外側，而且會受到LC低通濾波器的影響而大幅減弱。

Sigma-delta的另一項好處是，最小的脈衝寬度為一個取樣時脈週期，即使在訊號接近完全調變的情況時也是如此。這有助於閘道驅動器的設計，並且可以安全運作到理論的全功率值。然而1位元的sigma-delta調變並不常用在D類放大器[4]，因為一般的1位元調變器僅能維持穩定到50％的調變。此外，至少要作到64倍取樣才能達到足夠的音訊頻帶SNR，所以輸出資料速率通常都至少在1MHz以上而功率效率也有限。

最近已經開發出自振盪放大器[5]，這種放大器一定包含有回授迴路，因而具備測量調變器切換頻率的迴路性質，而不用外接時脈。高頻能量的分佈通常比PWM平均。回授電路可達到頂級的音質，但是由於迴路是自我振盪的，因此難以與其他切換電路同步，或是要先將數位音源由數位轉換成類比訊號才能連接。

全橋電路可以用「三段」調變來降低差動的電磁干擾。在常見的差動作業中，半橋A的輸出極性必須要與半橋B相反。只會有兩種差動作業狀況：輸出A高電位和輸出B低電位；以及A低B高。不過當兩個半橋輸出同極性（同高或同低）時，會出現兩種額外的一般模式狀況。結合其中一組一般模式狀況與差動狀況就得到三段調變，LC濾波器的差動輸入可以為正、0或是負。0的狀況可用來代表低功率等級，而不用像在兩段設計中在正負間切換。在0的狀況時LC濾波器只有很少的差動活動，這雖減少了差動電磁干擾，而實際上卻增加了一般模式的電磁干擾。

差動的好處只適用於低功率等級，因為正和負的情況必須要維持固定以傳送足夠的功率到揚聲器。三段調變設計方法中不斷變化的一般模式電壓等級代表著封閉迴路放大器的設計難題。

抑制電磁干擾

使用D類放大器輸出端的高頻零件時必須慎重思考。如果沒有充分了解和管理，這些零件會產生大量的電磁干擾並中斷其他設備的運作。

有兩種值得注意的電磁干擾：幅射到空間以及經由揚聲器和電源線所傳導的訊號。D類調變設計方法能測量傳導及幅射電磁干擾的零件基線頻譜。不過有一些電路板層級的設計技術能減少D類放大器所發出的電磁干擾，不論其基線頻譜為何。

一個有用的定律是將負載高頻電流的迴路區域減到最小，因為電磁干擾強度與迴路區域和迴路接近其他電路的程度有關。比如說，整個LC濾波器（包括揚聲器的接線）的規劃應該要儘可能地精簡，並緊靠著放大器。電流驅動和回歸路徑的軌跡應該保持在同一條，將迴路區域最小化（使用絞線當作揚聲器的線路是有幫助的）。

另一個要注意的地方是當切換輸出級電晶體的閘道電容器所產生的大量電荷瞬變電流。一般來說這種電荷來自於貯存電容，形成了包括兩種電容的電流迴路。將迴路區域最小化可以消弭此迴路的瞬變電流電磁干擾影響，也就是將貯存電容儘可能地緊臨電晶體。

有時候加入串聯放大器電流的扼流圈（RF choke）是可行的。經由適當的配置後，它們可以限制高頻瞬變電流在靠近放大器的本地迴路，而不會延著電源線長距離傳導。

如果閘道驅動非重疊時間很長，由揚聲器或LC濾波器產生的電感電流可能會造成輸出級電晶體終端的寄生二極體發生順向偏壓。當非重疊時間結束時，二極體上的偏壓會由順向改成反向。大量的反向回復突波會在二極體完全關閉前流出，變成一個麻煩的電磁干擾來源。維持很短的非重疊時間可以將此問題減到最小（也適合減少音效失真）。

假使反向回復行為仍然無法令人滿意，可以並聯蕭基二極體和電晶體的寄生二極體，使電流轉移並防止寄生二極體被開啟。這會有用的原因是蕭基二極體接合的金屬半導體在本質上不受反向回復效應的影響。

具有超環面電感核心的LC濾波器可以將放大器電流產生的雜散磁場線減到最少。由較便宜的鼓面核心所產生的幅射可以經由覆蓋而減少，並進而成為一個兼顧成本和EMI性能的良好折衷方案，但必須確保覆蓋不會影響電感器線性和揚聲器音質使得使用者無法接受。

LC濾波器設計

為了節省成本和電路板空間，大部份的D類放大器LC濾波器都是採用二階低通設計。(圖二)描繪出差動版的二階LC濾波器。揚聲器的作用是減緩電路固有的共振。即使揚聲器的阻抗有時候近似於普通的電阻，真正的阻抗是更複雜且可能包含重要的反應零件。為了得到最好的濾波器設計結果，設計者永遠要尋求使用精確的揚聲器模型。

常用的濾波器設計是針對在要處理的最高音訊頻率最小化時，濾波器響應下降的最低頻寬。如果在高達20kHz的頻率想要有少於1dB的下降幅度，那麼典型濾波器就有40-kHz的Butterworth響應（以達到最大的平通頻帶）。

如果設計內容不包括揚聲器的回授，揚聲器的THD值會受LC濾波器零件的線性影響。

電感器設計因素

設計或挑選電感器的重要因素包括核心的電流等級、形狀以及繞線電阻。

電流等級

選擇的核心應該要高於預期放大器電流的最高電流等級。理由是如果電流超過電流等級臨界值且磁通密度太高，許多電感核心會產生磁場飽合並造成有害的劇幅電感衰減。

電感是用線圈纏繞核心所作成。如果纏很多圈，則總線圈長度所造成的電阻會非常明顯。既然電阻串聯著半橋和揚聲器，部分輸出功率會因此損耗。如果電阻太高，使用較粗的線圈或換用不同材質的核心，減少繞圈圈數可以得到理想的電感值。此外，電感的型式也將會影響EMI。

系統成本

影響D類放大器音效系統整體成本的重要因素為何？又該如何將成本最小化？

D類放大器的主動零件為交換輸出級和調變器。這些建構成本約略等於類比線性放大器。當考慮其他系統零件時才是真正要作取捨的時候。

D類放大器較低的損耗量可節省諸如散熱鰭或風扇的冷卻裝置成本及空間。D類放大器可以使用比線性放大器小和便宜的封裝方式。當由數位音訊來源驅動時，類比線性放大器需要數位類比轉換器（DAC）將音訊轉換為類比形式。類比輸入的D類放大器也是如此，不過數位輸入的種類就有效整合了DAC功能。

在另一方面，D類放大器的主要成本劣勢是LC濾波器。特別是電感器這種零件佔用電路板空間並增加費用。高功率放大器的整體系統成本仍然是具競爭力的，因為LC濾波器的成本被大幅節省的冷卻裝置所減低。但是在易受成本影響且低功率的應用方案中，電感器的費用變成十分棘手。在用於行動電話的便宜放大器中，放大器IC可能比整個LC濾波器成本還便宜。此外，即使忽略貨幣成本，LC濾波器所佔用的電路板空間對小型應用來說仍然是個問題。

為了解決這些顧慮，有時候會完全不用LC濾波器，而產生了無濾波器放大器。這雖節省了成本和空間，但失去了低通濾波的優點。沒有濾波器的電磁干擾和高頻功率損耗可能會上昇到無法接受的程度，除非揚聲器是電感式的而且非常靠近放大器，電流迴路極小，而且功率等級很低。即使像是行動電話的應用可以作到，對家庭音響等的高功率系統卻不適用。

另一個方法是減少每個音訊頻道所需要的LC濾波器數目。這可以用單端半橋輸出級來作到，只需要差動、全橋電路一半數目的電感和電容。可是如果半橋需要雙極供電，產生負向電源的相關成本可能會相當高，除非負向電源已經為了一些其他目的而存在，或者放大器有足夠的音訊頻道來分攤負向電源的成本。半橋電路也可以由單一電源供電，但這將減少輸出功率而經常需要輔以大型的直流阻隔電容器。

結語

所有前面所討論過的設計難題可以整合出一個需求相當高的專案。為了節省設計者的時間，供應商必須能提供眾多採用可程式化增益放大器、調變器和功率輸出級的D類放大器積體電路。每一種放大器都具有樣板以簡化評估。每一塊板子的PCB配置和材料清單都是切實可行的參考設計，這將有助於顧客快速設計出可行且符合成本效益的音效系統，而不必從D類放大器設計的「石器時代」設計難題重頭開始解決。

…作者任職於ADI美商亞德諾…

＜參考資料：

1.International Rectifier, Application Note AN-978, "HV Floating MOS-Gate Driver ICs."

2.Nyboe, F., et al, "Time Domain Analysis of Open-Loop Distortion in Class D Amplifier Output Stages,"presented at the AES 27th International Conference, Copenhagen, Denmark,

September 2005.

3.Zhang, L., et al, "Real-Time Power Supply Compensation for Noise-Shaped Class D Amplifier,"Presented at the 117th AES Convention,San Francisco,CA,October 2004.

4. Nielsen, K., "A Review and Comparison of Pulse-Width Modulation（PWM） Methods for Analog and Digital Input Switching Power Amplifiers,"Presented at the 102nd AES

Convention, Munich, Germany, March 1997.

5.Putzeys, B., 浿imple Self-Oscillating Class D Amplifier with Full Output Filter Control, Presented at the 118th AES Convention, Barcelona, Spain, May 2005.

6.Gaalaas, E., et al, 洍ntegrated Stereo Delta-Sigma Class D Amplifier, IEEE J. Solid-State Circuits, vol. 40, no. 12, December 2005, pp. 2388-2397. About the AD199x Modulator.

7.Morrow, P., et al,"A 20-W Stereo Class D Audio Output Stage in 0.6 mm BCDMOS Technology,"IEEE J. Solid-State Circuits, vol. 39, no. 11, November 2004, pp. 1948-1958. About the AD199x Switching Output Stage.

8.PWM and Class-D Amplifiers with ADSP-BF535 BlackfinR Processors, Analog Devices Engineer-to-Engineer Note EE-242. ADI website: www.analog.com （Search） EE-242 （Go）＞