可攜式產品電源省能設計要點

隨著手機、PDA、MP3、PMP（Portable Media Player）、數位相機等可攜式產品在消費市場日益普及，如何讓電池直流電壓（DC/DC）在各零組件中發揮最大功效以及最佳電源省能效果，一直都是電源管理IC研發團隊殫精竭慮的思考焦點。其中，屬於類比IC範疇的電源管理單元PMU（Power Management Unit）及電壓調整（Voltage Regulator）相關零組件，更是業界提升省能效率的設計對象，也是台灣多數電源管理廠商研發省能方案的主要內容。

在可攜式裝置電源省能產品類別上，台灣IC設計廠商主要集中於DC/DC及LDO產品；LDO研發門檻較低，且發展時程較早，因此台灣廠商相當熟悉。一般而言，DC/DC主要控制手持裝置在通話高負載（High-Loading）時的電壓，LDO（Low Drop Out）則是處理手持裝置於待機（No-Load）低負載時的電壓。目前相關廠商多應用LDO穩壓，因其成本較低，且適合處理零組件功率損耗不高的降壓情況。不過DC/DC的省能效率卻比LDO來得高，自然成本也較高。由於分流至可攜式產品各零組件的工作電壓不盡相同，因此當電池直流電降壓以便分流至各零組件時，壓差便會出現，電壓的負載量（Loading）就會變大，這時便適合應用DC/DC模式，倘若壓差及負載量小，那麼便適合使用LDO模式。

《圖一　LDO OFF state示意圖》

＜註：資料來源：東瑞電子＞

可攜式產品的省能設計趨勢，在於提高晶片效率、提升電壓穩定度、加強系統整合這三項重點。因此，針對延長電池壽命、兼顧低雜訊與低耗電、降低待機（Stand by；No-Load）時靜態電壓（Low Quiescent Current；IQ）、提高切換頻率效能、降低尷尬電壓等技術課題，台灣電源省能IC設計廠商也提出相適應的解決方案，研發出各類DC/DC與LDO整壓晶片、處理高負載脈衝寬度調變PWM（Pulse Width Modulator）及脈衝頻率調變PFM（Pulse Frequency Modulation）等切換頻率晶片產品和設計模式，並強調整合FAE（Field Application Engineer）及R&D團隊、與採用多元客製化設計內容等操作方式，以求站穩既有的競爭優勢。

以下便從廠商成果為出發點，具體呈現目前在可攜式產品電源省能的設計趨勢。

東瑞：引領智慧型手機省能新風潮

作為日本理光（Ricoh）的合作伙伴，從2005年中旬開始，東瑞（Aeneas）特別集中在LED Driver、LDO以及DC/DC三大領域，LED Driver亦包括閃光燈設計內容。可攜式產品包羅萬象，東瑞特別針對智慧型手機（Smartphone）提出新款的電源省能解決方案，這也是東瑞未來市場策略的發展重點。

《圖二　東瑞電子台灣銷售事業部經理曾昀亮》

東瑞台灣銷售事業部經理曾昀亮表示，為符合並提升智慧型手機等多媒體手持裝置（Multi-Media Devices）的多元省能需求，東瑞代理的Ricoh手機電源管理IC產品，不僅多以CMOS製程為主，同時也將過去LDO的兩組設計增加為四組，並且在Ricoh的協助下，東瑞針對智慧型手機設計出整合LDO與DC/DC的低壓降控制器IC產品。

ECO整壓省能模式

為達到省電高效能的設計目標，Ricoh開發出ECO（Economical）整合控制IC模式，並且已實際應用在多款手機產品。ECO模式是藉由CE pin設計來展現其最佳化功能，這模式運作大要是：當CE pin處於ON時，可分為當手機處於通話高負載、ECO模式切換為high狀態；以及當手機處於待機低負載、ECO模式切換為low狀態；而CE pin處於OFF時便是關機狀態。電源控制IC便運用轉換ECO模式的設計，確實達到省能的目的。

在手機電源升降壓設計上，東瑞幾乎採取降壓方式，將電池4.4V電壓先降至3.3V以避免功率過度損耗，再降壓分流滿足2.5V、2.8V以及1.8V等各零組件的工作電壓。

PMU客製化解決方案

不僅在智慧型手機，在3G手機市場Ricoh也獨領風騷。以往Ricoh與Qualcomm 3G基頻晶片緊密合作，因此Ricoh在日韓3G手機電源管理IC市場能擁有60～70％的市佔率，不過如今Qualcomm已漸趨朝向獨自開發3G基頻整合電源管理IC的PMU產品。為未雨綢繆，除了鞏固既有PMU電源管理設計優勢外，Ricoh也開始朝向整合LED driver以及LDO零組件的設計方向發展。在LED driver的設計上，Ricoh採用較新的並聯4＋2組內容；若以折疊式手機來說，主螢幕搭配四顆LED driver，次螢幕搭配兩顆，再配合兩顆LDO、兩顆DC/DC，形成整體的Sub PMU電源管理解決方案。

兼顧低耗電與低雜訊

除了側重於滿足中高階手機產品的低耗電要求外，由於手機產品特別注重強調低雜訊（High-Ripple Rejection）的通話品質，因此Ricoh與東瑞亦重視兼顧低雜訊與低耗電的產品設計需求，目前已有Single LDO電源晶片產品問世，其設計成果更可由比較系列產品的性能得知。例如在150mA系列中，過去產品的Low Supply Current就有75uA，High PSRR（Power Supply Ripple Radio）也達到70db。新款產品中的LSC卻能夠降到1uA，High-Ripple Rejection也只有40～45db。

以FAE為基礎整合團隊

為提高對系統客戶的服務品質，東瑞FAE部門的研發人員，特別注重與客戶從Design In開始的設計整合流程；R&D工程師也會構思不同的電源設計產品藍圖，以滿足Ricoh和東瑞產品行銷的客製化需求。東瑞也會依據客戶所提供的電源參數（Vin、Vout與Iout），整合FAE與R&D團隊，具體實現客戶所著重的Ripple Rejection以及Package的要求，設計出彈性化（flexibility）的電源管理IC產品。

沛亨：開創手持裝置省能新契機

沛亨（AIC）除了著重比例在40％的LCD TV省能設計產品之外，可攜式省能產品則以手機為主，儘管目前沛亨尚無PMU產品出現，不過相關省能設計也被廣泛應用在MP3以及PMP等裝置上。未來沛亨將投注心力朝向筆記型電腦與手持式產品省能解決方案發展，體積、成本、效率就是沛亨考慮可攜式產品省能設計的三大重點。

《圖三　沛亨半導體產品行銷部工程師尹文婷》

從靜態電壓著手

沛亨產品行銷部工程師尹文婷表示，Power IC節流會是未來可攜式省能裝置的主要設計趨勢。Power IC省能設計以節省靜態電壓為核心，提升諸如降壓轉換器（Step/down Converter）功能的低功耗設計方案，這也是沛亨目前所關注的焦點。若要降低靜態電壓，IC製程舉足輕重，bipolar製程由於是以電流驅動，其IQ靜態電壓會較高。從可攜式產品角度來看，採用CMOS製程較能符合需求，因其具有較省電、功耗低且效率佳的性能。當然能夠再縮小體積的BCD（Bipolar/CMOS/DMOS（Double Diffused MOS））製程當然是未來的明日之星，不過BCD製程的IC元件單價成本較高，技術上也有待突破，就IC Design House角度來看，目前並不符合應用成本需求，因此如何在體積與成本之間找到平衡點，會是BCD能否脫穎而出的關鍵。

《圖四　手機電源省能管理示意圖》

＜註：資料來源：沛亨半導體＞

LDO設計要點

目前LDO的設計要點在於，如何讓電壓降得更小，並使Vout輸出端的電壓更穩定。因為LDO具低雜訊的優點，因此適合被應用於諸如MP3等可攜式音樂播放器。包括LDO在內每一零組件都會散發出雜訊，而零組件的Vin 和Vout都有設計電容器，用以過濾電流、降低干擾，或者藉由內部元件的設計降低雜訊。尹文婷認為，如何同時達到低雜訊及低耗電，便是電源IC設計廠商的know-how所在。

此外尹文婷也表示，切換頻率越來越高會是未來設計研發的趨勢，因為切換頻率越高，所需外部元件就會越少，元件數目要越小，才能有效利用可攜式產品有限的空間；元件越多，所抽取的負載電流也會更多，進而會影響可攜式產品電源省能的效率。

PWM切換頻率模式

另外在Control Mode部分，相關廠商則採取諸如PWM或PFM切換頻率晶片設計的模式。PWM Control Mode有兩種：一種是較容易設計的Current Mode，另一種是屬於較難設計的Voltage Mode。擁有整合升降壓功能於單一電源管理IC設計能力的大廠屈指可數，Linear便具代表性，其以Buck-Boost Converter為核心，能使切換頻率時電流起伏穩定平順（smooth），波型起伏不會過大，台灣廠商在這方面的技術專利內容差距相當明顯。不過尹文婷認為，大廠的PWM IC設計專利，並不會對本土廠商有太大的影響，還是端賴各家在後續產品研發設計的功力。對於可攜式終端系統廠商而言，可接受較寬的切換頻率範圍，因此廠商常應用能處理低負載電壓的PFM晶片。沛亨也希望在這方面，把靜態電壓降到個位數字之內。

Mixed Mode IC的未來

對整合MCU與電源IC的SoC設計趨勢，尹文婷認為，Mixed Mode IC只有與跨國大廠合作才有可行性。在MP3產品中，雖已有IC設計大廠把LDO整合在同一晶片中，不過低負載的降壓波動並不明顯，因此整合省能效率的優勢並不突出，甚至有些解決方案會出現電壓不穩、負載量反而過重的問題。主要IC大廠雖能自行設計核心晶片1.8V的整合方案，但周邊元件需要更高的電壓輸出，各零組件工作電壓亦不盡相同，其間的複雜整合方案，仍需要電源管理IC廠商的專業設計。

延長電池使用效率

《圖五　低雜訊整合電路供應設計示意圖》

＜註：資料來源：沛亨半導體＞

要延長電池使用效率，便牽涉到SoC，也與降低靜態電壓有關。以數位相機為例，其省能結構與其他手持裝置類似，採用兩顆乾電池及一顆鋰電池的電源供應架構，乾電池以Switching Buck IC整合ULDO運作升降壓，鋰電池則由LDO降壓；高階手持裝置產品需要用到七個channel的IC設計，並藉同顆IC處理不同電壓的升降。沛亨目前已推出整合MCU與LDO的SoC產品，可應用在PMP、MP3、手機等，藉此也保持與IDM（Integrated Device Manufacturer）大廠的合作關係。

屬於被動元件的電源IC，還是要服從MCU主IC的訊號回應，因此韌體（firmware）設計也相當重要。不過一般而言FAE團隊與主要MCU設計大廠合作研發韌體的機會較少，但沛亨已在諸如MP3、數位相機、小尺寸面板IC產品上，與主要IC廠商搭配，因應MCU廠商的需求，設計出客製化的Power IC晶片。

立錡：抓住數位相機省能新趨勢

立錡（RichTek）的省能方案主要針對數位相機產品。立錡技術行銷工程部資深工程師張巍騰表示，整體來說電源省能設計是以解決Time-Controller的升降壓效率，並針對零組件工作電壓需求，提出相適應的解決方案。以改良IC內部設計為主要重點，由IC的職能來決定待機模式的電流大小。像CPU搭配I/O（3.3V）、Cord（1.8V）、Memory（2.5V）三組電壓，為適應各類手持裝置各零組件工作電壓不同的狀況，電壓供給會以MOS作為區隔。其中各類可攜式產品的省能解決方案，也有不盡相同之處。

《圖六　LDO整合LED driver測試效率示意圖 》

＜註：資料來源：立錡＞

數位相機省能設計要點

以PDA為例，要點是如何解決從開始400MHz高頻率電壓降到200至333MHz、以及PDA的V Cord如何從1.3V降到1.1V或1.0V。至於Video Camera由於需要播放影片、且採多工應用模式，電壓升降起伏會較大，因此在電壓設計上，便需要速度快的負載電壓模式，以滿足Video Camera各零組件的工作電壓需求。數位相機的省能解決方案則不同，要不全速運作電壓、否則就是處於OFF休機的應用特色，電壓相對比較穩定，V Cord不會有劇烈的變化，頻率應該都維持在1.8V左右，因此無需特別著墨在調降電壓、或是追求速度快的負載電壓模式。數位相機前端以DC/DC為主，在CCD本身前端，則內裝一至三顆LDO處理工作電壓；CCD影像畫質會以LDO模式，處理從3.3V到3.2V的降壓情況，CMOS影像畫質則無須應付降壓。由此可知，不同的可攜式裝置，有著既共通又殊異的省能升降壓設計方案。

《圖七　手持裝置降壓轉換示意圖》

＜註：資料來源：立錡＞

兼顧低雜訊與低耗電

張巍騰表示，立錡的LDO設計內容強調速度快、低噪音、低耗能，並且著重兼顧低耗電與低雜訊的平衡設計。雜訊與電壓差有關，比較電壓從5V降到3.3V與3.5V降到3.3V的不同情況便可知，前者雜訊較大，降低雜訊噪音的know-how，牽涉到電源管理IC設計的商業競爭核心，更是相關廠商能否在業界脫穎而出的重要關鍵。

強化待機省能效率

至於在待機省能電源設計，張巍騰表示，相關廠商多以關閉無須運作的block零組件區域為主要模式，剩下運作的block則採省電設計，其箇中訣竅也是know-how關鍵技術所在。消費者使用時間與待機時間相比，往往是2：8甚至1：9，因此待機省能設計對整體省能方案影響甚巨，台灣與國外大廠在這方面的差距也相當明顯。在待機模式時，由於處於enable high light pin階段，不同於一般使用時段的enable low light pin，台灣廠商在此階段的設計能力最多只能達到50～60mA，一般則在70～80mA、甚至可高達100mA以上，但國際大廠如Power Integration等可以設計到20～30mA，立錡本身則可以壓到40～50mA。

高頻率設計趨勢

立錡在DC/DC仍以單Chain設計為主，為讓客戶節省零組件數目，針腳pin也會採取5～8個精簡設計。在外部零件上只要三顆降壓器：Vin 端、Vout 端與主IC各搭配一組電感／電容器。此外頻率會往負速趨勢走：頻率越高，電感／電容組可以做得越小，便可達成降低成本的目標。張巍騰認為，目前台灣廠商在可攜式產品省能設計的趨勢，除了將體積縮小、零組件數目減少之外，也不約而同朝向高頻率的研發設計方向發展。

消弭尷尬電壓問題

至於在升降壓部分，張巍騰進一步說明，升降壓目的在試圖解決所謂尷尬電壓的問題。一般而言鋰電池所供應的電壓從3.0V涵蓋到4.2V，且可攜式產品內的零組件工作電壓不盡相同，這其中的波動幅度（Ripo）便是尷尬電壓的表現。若由同一顆IC扮演切換頻率升降壓的的角色，便可降低尷尬電壓。目前單顆IC升降壓的設計方案，仍以Linear Buck -Boost系列產品最具代表性，且Linear的設計方案在IP（Intellectual Property）內容極具競爭力，Linear能以四顆大MOS（MOSFET）切換ON／OFF以達到升降壓效果，立錡目前也只有用三顆大MOS達到升降壓效果。

如何提升轉換效率，也是各家電源省能方案的焦點之一。多數台灣相關廠商為避免尷尬電壓的問題，則是採取電壓到3.5V便切掉往更高的升壓電流方式，以同樣3.5V的規格避免尷尬電壓。不過日本廠商的作法，則是同時升到5V再一起往下降壓，但因為在效率上做兩次轉換，難免會受到影響。

客製化整合方向

立錡相關應用BCD製程的電源產品，將在2007年上旬問世；DC/DC產品部分將會優先應用BCD製程，且BCD製程較符合處理高負載電壓的DC/DC產品，因此較不適用於處理低負載的LDO產品。張巍騰表示，未來立錡會以cost issue為主要考量，以此整合上游晶圓製造廠與下游封測廠的關係。立錡會與系統廠商合作設計韌體，本身FAE部門也會因應系統廠商多元的客製化需求，設計研發相關電源省能產品。

結論

屬於類比IC的電源省能設計，著重Design-driven基礎，強調設計整合能力與製程開發經驗的穩定性，因此研發時程長，相對於政府部門對數位IC業界的關愛與豐沛資源的挹注，電源管理IC廠商反而便常在市場單打獨鬥，但也因此鍛鍊出廠商耐操耐磨的競爭能力。可攜式產品的電源省能IP設計，整合線路圖必須非常穩定，每個block過程都需經過IC大廠驗證。因此人才、資金、研發時程的培養投入三方聚集成型，朝向整合跨領域因應客製化設計需求的藍圖架構，才能把電源省能設計推向成熟並具競爭優勢的有利位置。此刻，該是政府部門開始深思如何協助電源管理IC廠商，開發具競爭力的電源省能設計方案、積極地提升類比IC產業的關鍵時候了。