帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
高彈性時脈晶片的設計發展趨勢
專訪Cypress台灣區應用工程經理謝明忠

【作者: 歐敏銓】   2003年06月05日 星期四

瀏覽人次:【3975】

《封面人物 Cypress台灣區應用工程經理謝明忠》
《封面人物 Cypress台灣區應用工程經理謝明忠》

對於各種數位電子裝置來說,提供「心跳」訊號的時脈產生器(Clock Generator)是不可或缺的晶片,而零延遲緩衝元件(Zero Delay Buffer;ZDB)則在整個系統設計中提供信號還原、加強功能,除保證相位一致,還可以除頻、倍頻,及具有電源中止的保護管理功能。Cypress在此系列產品著墨甚深,其相關產品已被廣泛應用在3C及工業等領域。為因應市場對高彈性設計的需求,近來也陸續推出可編程的時脈產生器及ZBD,並搭配一套簡化時脈設計流程的CyberClock時脈工具組。


Cypress台灣區應用工程經理謝明忠表示,鎖相迴路(PLL)技術可以說是時脈控制的技術核心,採用此技術取代晶體振盪器,不但能產生同樣的信號品質,而且彈性設計輸出時脈,更能節省可觀的成本;若再加上記憶體及高階的製程、封裝技術,即可大幅提升時脈產生與控制的設計彈性,而這也是Cypress時脈技術部門一直以來的努力重點。


為能協助系統設計人員透過PC的編程模擬環境即時進行客制化設計,Cypress新一代的時脈產生器(CY27EE16)已具備I2C介面,而且內建充電引擎;為儲存時脈組態資料,除內含2Kbit的EEPROM記憶體外,另搭配16Kbit的獨立EEPROM記憶體,以提供系統設計人員儲存其他系統資訊,也可用來建立多組時脈組態。


在ZBD的部分,謝明忠指出,新款的CY23FP12是一套高效能的200MHz時脈配置元件,預定在今年第三季推出。這是一款具備整套時脈配置產品功能的單晶片方案,不僅整合於Cypress的專利型非揮發型矽氧化氮氧化矽(silicon oxide nitride oxide silicon, SONOS)技術,並可透過製造廠或桌上型平台編譯程式直接進行編程。


過去要針對時脈進行設定,設計工程師得具備PLL的技術背景,為簡化設定輸入與輸出時脈的需求,並運算出最佳的組態,Cypress在今年初推出時脈研發工具組 - CyberClocks。此款新軟體針對可編程時脈的設定提供一套 "黑箱"作業模式,也就是能自動搜尋最佳化的時脈解決方案,並確保PLL系統在任何有效的可編程條件與規格參數下,達到理想的穩定度。謝明忠強調,透過此工具的協助,系統設計人員不需求助熟悉PLL技術的外部人員,也能以現場編程方式在五分鐘即可完成設定。


在時脈晶片的技術發展上,避免電磁干擾(EMI)仍是設計上的挑戰。謝明忠表示,在採用EEPROM非揮發性記憶體來儲存時脈組態後,已可排除系統啟動時的干擾問題,但對於其他電子系統幅射出的電磁干擾,Cypress則已提出展頻(Spectrum)技術來因應。隨著處理器等元件的更小化,需要較低的供電電壓,朝向支援1.8V LVDS等低輸出電壓技術發展,將是時脈晶片下階段的一大重點。


相關文章
運用nvSRAM 維持企業級SSD於電源故障時的可靠性
透過實作 掌握USB 3.0架構分層
手機螢幕觸控「筆」較有智慧
透視手機觸控螢幕感測器設計
家電產品觸控感測應用
comments powered by Disqus
相關討論
  相關新聞
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.142.255.23
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw