由於STT-MRAM（自旋轉移距－磁性隨機存取記憶體）具有快速、非揮發性、耐用，低功耗和可擴展的優點，是目前正迅速獲得關注的新記憶體技術之一。它是替代eFlash的強大候選者，尤其是對汽車、物聯網和其他低功耗應用特別有吸引力。然而，為了支援在高產量時所需要的高良率，它需要新的測試方法。

STT-MRAM技術是一種電阻式記憶體，由於裝置的磁性狀態，使其資訊位元（bit）可以被儲存在其中。它是基於磁性穿隧接面（MTJ），一種同時具備非揮發性、高速、可靠、可擴展且低功耗的基本自旋電子元件。MTJ被整合在CMOS製程的互連層中，它的結構像是三明治一樣，有兩個鐵磁層，分別稱為自由層（FL）和參考層（RL），並由作為隧道位障的薄絕緣體隔開。

當FL和RL的磁化方向平行（P）時，此裝置具有低電阻狀態；反平行（AP）時，該裝置具有高電阻。在晶片操作裡，STT-MRAM被編程，如基於電晶體的儲存技術一樣。然而，儲存在STT-MRAM中的資訊是以磁性存在，一些新的電氣測試需要在STT-MRAM晶片製造過程中施加外部磁場。這些測試目的是提取物理參數，加快測試速度，並評估磁抗干擾性。

圖一

STT-MRAM的基本參數

STT-MRAM具有兩個電阻狀態（P和AP），這兩個狀態之間的比率，被定義為隧道磁電阻（TMR），其中RAP和RP分別是AP和P狀態下的電阻（1）。

圖二

為了從P狀態切換到AP，需要最小的電流去突破兩個狀態之間的能量障壁EB。EB取決於與製造過程相關的參數，並且是記憶體端通過熱穩定因子來影響記憶體儲存時間性能的關鍵。

圖三

其中kB是玻茲曼常數，T是溫度，t0是逆向嘗試頻率。 ?越高，MTJ的磁態越穩定，而且需要更多的能量進行編程。熱穩定性因子可以針對目標應用來進行優化，例如，記憶體在應用中對數據儲存時間需求，主要要求可擴展性（高密度整合）和操作速度。另一方面，對汽車或工業儲存記憶體而言，主要的考慮是在惡劣環境下的強健儲存能力。

TMR以及STT-MRAM MTJs的切換能力和穩定性因子可透過測量MTJ的磁滯曲線來提取，這個曲線則是透過改變垂直於器件表面的外部磁場進行測量（平行於FL和RL），同時感測MTJ電阻。

圖四

製造過程中的MRAM器件級測試需求

在整合了STT-MRAM的CMOS或FD-SOI技術中，MTJ全端在晶圓廠製程就可以完成（前端）。

圖五

器件級測試的第一步是在WAT（晶圓接受測試），透過一系列特定參數如Rp，Rap，TMR和?，以及包括鑿穿電壓在內的其他幾個參數來控制製造過程。在此步驟中，STT-MRAM晶片中MTJ測試結構的代表被作為測試載具，利用磁和電的激發來提取磁滯曲線。在此測試中，可對STT-MRAM晶圓進行分類。 在WAT中獲得有競爭力的測試時間的關鍵因素，是器件頂部磁場的快速變化，以便在最短的時間內測量磁滯曲線。

在後段製程中，必須對晶圓上的晶片進行良率管理測試，這是在晶圓分選 (WS) 測試中完成的，旨在晶片組裝製程之前進行分類。在最終測試 (FT) 中，對單個封裝晶片進行測試以管理產品製造良率。

WS測試用於評估嵌入式邏輯記憶體的功能。記憶體陣列中每一位元的編程和讀取是循環的，而分類目的，是要識別出源於製造過程因素的永久性切換故障中的位元。由於 STT-MRAM 中自旋轉移矩切換的隨機性造成的非持久性切換故障，會被量化驗證其發生的次數不超過 ppm 範圍。

提取 STT-MRAM 陣列中每個位元的記憶時間也是必須的。對於某些應用，例如汽車或儲存等級的記憶體，需要較長（+10 年）的記憶時間，這對於測試來說非常長。 為了壓縮記憶測試的測試時間，溫度、干擾電流和外部磁場等加速因素就非常重要。

FT 是對 WS 的補充，增加了磁抗擾度測試，此測試包含應用外部磁場來干擾晶片。當磁場被改變時，記憶體的讀取就被以循環的形式來驗證儲存的資訊不受強度低於指定抗擾度範圍的寄生磁場的影響。

Hprobe開發了專門用於在外部磁場應用下測試MRAM的磁性自動化測試設備， Hprobe 磁性測試儀專為 WAT、WS 和 FT 控制步驟而設計，並為 STT-MRAM 嵌入了最先進的高效率且具有成本競爭力的測試方法。

(本文作者為Hprobe公司創辦人兼技術長)