Flash技術依記憶胞結構可分為2類，如(圖一)所示，NOR型之記憶胞每個記憶胞與BIT LINE相接，其記憶胞的面積較大，但具有較快之隨機存取速度。NAND型的記憶胞約16～32個記憶胞相串聯後才接到BIT LINE上，記憶胞面積較小，但串列式數據存取的速度較快。因此，NOR型的快閃記憶體適用於快速隨機存取之產品，以程式碼儲存之應用為主，密度超過64Mb以上。NAND型的快閃記憶體適用於作串列式大量資料存取之產品，故一般適用於資料碼儲存之應用，密度超過512Mb以上。(圖二)顯示各種不同的Flash記憶胞結構及開發廠商，其中由Hitachi提供之NAND型快閃記憶體為多層記憶胞結構（Mult-level Cell），每個記憶胞可提供2bit的存取，使其在高密度之資料碼儲存的競爭上具有很好的優勢。

其次，就功能圖來看，NOR型的快閃記憶體功能圖類似DRAM，具有Address Pin（A0～A19）的隨機存取功能，其記憶細胞陣列可計算為220×16＝1M×16個記憶位元之密度，讀寫以WORD為單位。而NAND型的快閃記憶體的Address Pin由IO Buffer以串列方式產生，其記憶細胞之記憶位元密度如(圖三)及所示，以Page為單位作存取，1個page為528 Byte，1個Block為32Page，1個快閃記憶體有1024 Block，則總記憶量為528 Byte×32 Page×1024 Block＝132 Mbit。(圖四)顯示，NOR型及NAND型之快閃記憶元件的PIN ASSIGNMENT比較圖。由圖中可看出，NOR型的快閃記憶元件具有較多的接腳數，而NAND型的快閃記憶元件少了Address Pin，使其有相當多的NC PIN，在堆疊構裝的應用上相當合適。

NOR與NAND型Flash比較

NOR型快閃記憶體的資料讀寫是以WORD為單位，而NAND型的快閃記憶體則以PAGE為單位。因此，在資料的讀取上NAND型比NOR型多出串列式page的讀取時間（50ns/page），在資料的寫入上NAND型所花費的時間每個page約200us，而NOR型的快閃記憶體每個word只花費10us的時間。至於在資料消除的時間方面，兩者都以block方式進行資料消除，但NAND型所花費的時間為2ms比NOR型的快閃記憶體的0.5s要快許多。由此可知，NOR型的快閃記憶體適合於快速讀取但資料量不大之應用，若需要大量資料寫入及消除的應用，以NAND型的快閃記憶體較為合適。(圖五)乃是針對NAND及NOR型的快閃記憶體相關之技術所作的整理。由圖中可看出，記憶容量利用1bit/cell的技術可達1Gb，2bit/cell的多層記憶包架構由256Mb開始發展，目前亦開發出1Gb的記憶容量。在構裝型式方面，128Mb以下之構裝採TSOPII_44以上到1Gb則採TSOPII_48的構裝方式。記憶胞構造方面，32Mb以下之Page大小為256Byte以上為512Byte。128Mb以上之Block大小具有16KByte，64Mb～32Mb之Block大小則為8KByte。

《圖一　CELL ARCHITECTURE COMPARISON〈資料來源：Samsung〉》

《圖二　Various Flash Memory Technologies〈資料來源：Samsung〉》

《圖三　Page/Block定義〈資料來源：Samsung〉》

《圖四　NOR/NAND型快閃記憶元件 Pin Assigment〈資料來源：Fujitsu/Samsung〉》

《圖五　NAND型快閃記憶元件結構特性整理〈資料來源：Samsung〉》

《圖六　快閃記憶體之應用產品〈資料來源：力旺〉》

《圖七　快閃記憶體在行動電話的發展趨勢〈資料來源：Samsung〉》

Flash產品之發展趨勢

記憶體的主要應用可分為3類，一是作業系統及程式碼的儲存，二是支援系統運作，三是資料儲存。作業系統及程式碼的儲存，一般都須斷電的情況下還能保留資料，以非揮發性之記憶體如Flash、EEPOM或Mask ROM為主，目前以NOR型為主的快閃記憶體，一般謂之code flash。支援系統運作之記憶體，則大多配合CPU或MPU的運作進行資料的快速存取，主要以SRAM及DRAM為主，與這類應用接近的Flash為MICRON的SyncFlash。資料儲存則以NAND型的快閃記憶體為主，一般謂之data flash。

在應用上，NOR型的快閃記憶體多用於數位電視、數位通訊、汽車自動導航系統、行動電話、視訊轉換器、印表機、CD ROM及PC BIOS等。而NAND型的快閃記憶體則用於數位相機、MP3播放機及PDA等。相關之產品應用如(圖六)所示。未來，當行動通訊（如手機、智慧型行動電話）、行動電腦（如筆記型電腦、PDA）與行動多媒體漸漸合而為一之時，快閃記憶體的將要求code與data兩者兼具特性。如Intel的strate Flash以及AMD的Mirrobit Flash，便是NOR型的快閃記憶體，以MLC的技術提升記憶容量來達到code與data兩者兼具的目的。

行動通訊技術演進影響Flash發展

而Micron則以SINGLE CELL的方式開發出128Mb的Q-FLASH，並號稱該產品足以和Intel的strate Flash產品相抗衡。以行動電話來說，行動電話不單單只是傳話的功能而已，在3G功能的行動電話成為主軸時，資訊取得與儲存將付予多媒體內涵更多的期望，而更多的商機將由此形成。例如，將計算功能整合於行動電話後，娛樂用途的功能如網路音樂的MP3技術，即時影像傳輸的MPEG-4技術，近距離傳輸的藍芽技術以及全球定位系統（GPS）的功能等，都將成為未來整合的對象。據此，系統服務業者可透過行動電話的無線傳輸功能，經由修改code Flash內的服務項目或是變更傳輸協定，提供消費者更豐富的服務。消費者也因此需要更大容量的記憶裝置，將截取下來的資訊儲存到記憶卡的data Flash上。如此一來，不但系統服務業者受益，相關之軟硬體製造業者亦受惠。這些需求對Flash的發展而言，就是更大的資料儲存量與更快的存取速度。如(圖七)顯示，在未來3G功能的行動電話帶動下，對data Flash的需求將超過對code Flash的需求。由此顯示，高記憶容量之資料儲存型的快閃記憶體，勢將凝聚無限的商機。

《圖八　各種記憶卡比較市場佔有率〈資料來源：Samsung〉》

《圖九　Cost與Mb關係〈資料來源：Samsung〉》

記憶卡產品介紹

當無線行動多媒體資訊逐漸普及化，可攜式記憶裝置的需求將無以限量，各類記憶卡產品將成為最主要資訊的儲存平台，各類記憶卡之間的資料轉換也將沒有障礙，而價格、性能及支援產品的多寡則成為市場決勝的因素。可攜式記憶裝置較常使用的各類記憶卡有CF卡（Compact Flash）、SM卡（Smart Media）、MS卡（Memory Stick）、MMC卡（Multi Media）及SD卡（Secure Digital）。

就CF卡來說，其供應商為SanDisk、Lexar及Hitachi，由於具有最多的IO Pin（50），是以體積最大也最重，同時記憶容量最大，資料讀取的速率也最快。就SM卡來說，其供應商為Toshiba及Samsung，IO Pin（22）亦相當多，故體積的大小僅次於CF卡，該卡是唯一沒有內建controller的記憶卡，故重量相當輕只有2g。就MMC卡來說，其供應商為Hitachi、Infineon及SanDisk，IO Pin（7）最少重量也最輕（1.5g），但資料讀取的速率較慢，未來有可能被體積大小接近的SD卡所取代。就MS卡來說，其供應商為Sony，10個IO Pin，由於Sony在可攜式產品的市佔率相當不錯，將帶動MS卡未來更大的市佔率。就SD卡來說，其供應商為Toshiba及SanDisk，9個IO Pin，較小的體積以及不錯的資料讀取速率，預料將成為市佔率最大的記憶卡。相關之資訊整理於(表一)。

記憶卡之小型化為未來趨勢

IDC對各類記憶卡市場之預測如(圖八)所示，具有較大市場佔有率的CF卡和MS卡，2003年後將逐漸由SD卡及MS卡所取代。主要的因素就是迎合可攜式產品的方便性與小型化。據此，一場記憶卡小型化的大戰由此揭幕。如SD Card Association宣布將在2003年第二季末或第三季初上市一種適合手機使用，如郵票般的較小快閃記憶卡。又如，由Olympus與Fuji Photo Film所共同發表之世上最小的快閃記憶卡XD-Picture卡，以及去年11月由Hitachi開始銷售的RS-MMC卡等，都指向小型化將成為記憶卡產品未來發展的趨勢。

此外，針對行動多媒體及大容量記憶卡應用的普及，將衍生出更多日新月異的產品，如(圖九)所示，數位相機的畫素將可因記憶卡容量的不斷提升而加大，MP3音樂撥放機可撥放內容的時數也因而加長。此外，在行動電話方面，傳統只能傳遞語音功能的2G行動電話，拜可攜式記憶體容量的提升之賜，結合數位相機及PDA的功能衍生多樣附加價值的產品，如智慧型手機、數位相機手機以及具3G功能的手機等等。因應這個趨勢的演變，附加價值的龐大利潤以及以量制價的帶動下，未來每單位MB記憶容量價格亦將隨之大幅下降。如圖九顯示，隨著產品對記憶容量需求的與日俱增，單位MB的記憶容量價格將由＄0.5/MB一路下滑到＄0.1/MB。

堆疊構裝技術在MMC/SD記憶卡產品之應用

堆疊構裝技術可分為3類，一是晶圓對晶圓的構裝，其方法是在晶圓上穿孔並作上電極，晶圓上的線路與此電極接通，並藉由此電極與上下層之晶圓作電連接。此一堆疊的技術涵蓋設計、晶圓代工及構裝業者，不但整合不易、技術層次太高，量產化亦有困難；目前有ASET科技、Tru-Si科技及日本東北大學等投入。

二是晶片對晶片的堆疊方式，有以打線（wire bond）作電路連接的堆疊，還有利用覆晶（flip chip）接合做堆疊的方式，以及利用打線及覆晶混合作電路連接的堆疊，也有將接點導引到晶片邊緣，再於晶片的側邊作電路連接的堆疊，如CVI及IRVINE SENSOR所發展的堆疊構裝產品；此一堆疊的技術可由bumping廠及構裝業者製造量產。第三是構裝對構裝的堆疊方式，只要設計得當，直接交由SMT業者或由構裝業者自行組裝便可量產。這3類之堆疊構裝技術，以構裝對構裝的堆疊方式製程最簡單，成本也最低。

記憶卡內所使用堆疊技術，由於外觀尺寸的限制，大多屬於晶片對晶片的堆疊方式。如(圖十)及(圖十一)顯示，CF卡、PC卡及MMC卡使用晶片對晶片的堆疊方式。一般來說，記憶卡內有NAND型快閃記憶體、Controller及被動元件，且大多以COB的製程進行組裝。(圖十二)為MMC卡之組裝尺寸示意圖，可看出在不到1mm厚度的空間上放入兩個以上的構裝元件，在低成本的考量下是有其困難的。而其組裝的結構如(圖十三)所示，有整體以transfer molding封膠的方式，也有部份transfer molding封膠部份COB點膠的方式，但堆疊的部份，皆為NAND型快閃記憶體。

MMC卡線路佈局分析

就整個MMC卡的線路佈局來分析，MMC卡對外共有7個接腳，其存取的模式分MMC mode及SPI mode兩種。第3到第6接腳為電源、接地及clock腳固定不變，只有第1、第2及第7接腳依不同存取的模式而有所不同；如(圖十四)。就MMC mode來說，第1接腳為NC腳，第2腳負責指令的雙向傳輸，第7腳負責數據的雙向傳輸。SPI mode則所有I/O皆為單向的傳輸功能，第1腳負責啟動MMC卡、第2腳負責向內輸入資料及第7腳負責向外輸出資料，這7根接腳分別接到Controller，因此，Controller的選用將決定不同存取的模式。另外，Controller的I/O上都有數目不一的CE pin。CE Pin的多寡將決定controller可連接的快閃記憶元件個數。如國內某家controller的製造商所提供之66接腳的controller，其中兩個接腳分別為NCE0及NCE1，可知此MMC卡內將可堆疊2個快閃記憶元件。同理，若Controller的I/O上可提供4根CE pin，該MMC卡內將可堆疊4個快閃記憶體元件。

(圖十五)顯示4顆記憶容量為64M×16的快閃記憶體元件，堆疊成一顆構裝元件的實體圖。其I/O PIN腳如(圖十六)所示，組裝後對外的接腳CEA～CED將分別將接到Controller的I/O上的4根CE pin。其功能圖如圖十九之右圖所示，堆疊構裝元件的的記憶容量可達4GB。就SD卡來說，SD卡之外觀尺寸與MMC卡之外觀尺寸相近，不同處如(圖十七)所示。SD卡之厚度為2.1mm，較MMC卡之1.4mm厚，故一般之MMC卡可使用SD規程之插槽，但SD卡則無法使用MMC規程之插槽。此外，IO PIN也有所不同，如(圖十八)所示，SD卡比MMC卡多了第8及第9個IO PIN，其存取的模式亦分SD mode及SPI mode兩種。

就SD mode來說， SD卡比MMC卡，多了3個DATA LINE，從PIN_7到PIN_9分別代表DATA PIN0到DATA PIN2，而PIN_1代表DATA PIN3。PIN_2到PIN_6的功能與MMC卡相同。這4個並列式的DATA LINE，使得SD卡比MMC卡的資料存取速率快約4倍。就SD卡的SPI mode來說，則除了8,9PIN為NC外，每根IO PIN的功能與MMC卡相同。因此，SD卡在堆疊構裝方面的應用類似於MMC卡。

《圖十　CF/PC卡之晶片堆疊示意圖〈資料來源:Hitachi〉》

《圖十一　MMC卡之晶片堆疊示意圖〈資料來源：Hitachi〉》

《圖十二　MMC卡之尺寸示意圖〈資料來源：Amkor〉》

《圖十三　MMC卡組裝示意圖〈資料來源:Amkor〉》

《圖十四　MMC卡之功能圖〈資料來源：Hitachi〉》

《圖十五　4顆快閃記憶體堆疊之構裝圖〈資料來源：IRVENE SENSOR〉》

《圖十六　4顆快閃記憶體堆疊功能圖〈資料來源：IRVENE SENSOR〉》

《圖十七　SD卡與MMC卡外觀尺寸比較圖〈資料來源：Toshiba〉》

《圖十八　SD卡與MMC卡IO PIN比較圖〈資料來源：Toshiba〉》

堆疊構裝在MCP產品之應用

所謂MCP產品的定義，是指兩種以上不同功能之IC堆疊成為一個構裝元件；較常看到的應用如行動電話使用的SRAM與Flash的堆疊產品，前者主要用於系統的操作，後者則用於程式碼（Code Storage）的儲存。目前行動電話大多採取SRAM與Flash堆疊封裝的方式，以減少所佔空間來迎合體積縮小的趨勢；這種堆疊封裝的方式，能提供行動電話更多加值型的數據服務，例如藍芽無線傳輸、全球定位系統以及影音串流服務等等附加功能的內建。因此，各大記憶體廠商針對行動電話的COMBO產品，紛紛採堆疊構裝的方式一併出售，未來僅生產flash記憶體的廠商，恐將不易切入行動電話市場。複合記憶體容量、驅動電壓及堆疊構裝的大小，為這類產品3個主要的賣點；製造商整理如(表二)所示，其Flash的容量最大64Mb而SRAM的容量最大16Mb，故複合記憶體容量最大為80Mb。

日前，由SHARP推出號稱複合記憶體容量（144Mb）最大且構裝的體積最小的COMBO產品，乃是由128Mb的Flash及16Mb的SRAM所構成，其構裝型式為72 pin FBGA，構裝大小8×11×1.4mm，驅動電壓1.8V。(圖十九)顯示由Flash及SRAM所堆疊之COMBO產品，乃為晶片對晶片的堆疊方式；其功能圖如(圖二十)顯示，I/O PIN的共用可分4個部分。第一部份是接地PIN，第二部份是COMMAND PIN的/WE及/OE，第三部份是DATA PIN（DQ0～DQ15），第四部份是A0～A17的Address PIN。其他的I/O PIN則依元件本身的特性需求各別拉出。Flash＋SRAM產品接腳之功能定義則可歸納如下，第一是使用堆疊技術的IC元件，輸出的IO數必須一致，如16位元的Flash需配16位元的SRAM。第二是隨機存取的架構必須一致；如使用具有Address pin之SRAM或DRAM時必須配用NOR型的Flash。第三是Flash與SRAM的電源輸入接腳必須分開。

其次，就行動通訊產品而言，堆疊構裝的方式不但可以減少零件所佔據的空間，因為元件本身之間的連接距離縮短可使傳輸速度提升。如(圖二十一)所示，為一Flash加SRAM加FCRAM之IA產品的堆疊構裝示意圖。其中，晶片1為Flash乃利用覆晶的技術與基板作接合，晶片2亦為Flash，堆疊在晶片1上並以Wire Bond與基板作接合，晶片3與晶片4為SRAM與FCRAM依序堆疊在晶片2上，並以Wire Bond與基板作接合。(圖二十七)顯示FLASH+SRAM+FCRAM產品之功能圖，如先前所歸納每個元件都為16位元架構、都有Address PIN且供給電源腳亦都分開。

《圖十九　Flash＋SRAM堆疊構裝〈資料來源：Mitsubishi〉》

《圖二十　Flash＋SRAM功能圖〈資料來源：Toshiba〉》

《圖二十一　Flash＋SRAM＋FCRAM堆疊構裝〈資料來源：Toshiba〉》

結語

數位無線通訊產品在多媒體化的帶動下，消費者對記憶儲存裝置的高容量及小型化的需求將永無休止。除了微縮製程技術的不斷提升外，輕薄短小的構裝技術將是不可或缺，而堆疊構裝的技術正是實現高密度構裝及小型化最適切的SiP（System in Package；系統級封裝）技術。雖然，各種記憶體嵌入式的SoC產品不斷地推出，但是對高記憶容量的產品而言，堆疊構裝的SiP技術仍是最具成本效益的選擇。至於講求高速存取方面的產品，則仍需視系統供應鏈是否成熟而定；一旦嵌入式的記憶體具有較低之成本時，記憶體便自然嵌入SoC產品內，否則堆疊技術在記憶產品方面的應用，尤其是複合記憶體方面之應用，應具有無可取代之地位。

（作者任職於鈺橋半導體）