当可编程逻辑闸阵列（FPGA）注入内建的处理器核心（embedded processor ​​core）后，可编程系统平台又向前迈了一大步，我们正实现并享用先进的可编程逻辑所带来的革命性的好处。将低成本、高效益的内建处理器核心与客制化的FPGA电路结合后，电子设备制造商可利用客制化的晶片于特定的应用，并以更低的成本和更快的速度推出他们的产品。为了能适当的使用此先进技术，设计师们需要强有力的工具进行设计，以达到所预期的设计需求。Floorplanner 即为可帮助达到设计需求的众多工具之一，设计师可利用平面规划（Floorplanning）来控制内建处理器、相关的IP、客制化逻辑电路的位置配置以及各种组合，因此可以简化系统单晶片（system-on-a-chip；SoC） 复杂的开发过程和增加整体系统的效益。

本文将展示如何采用一个Floorplanner来开发一个内建系统，将一个PowerPC（PPC）核心、一个DDR记忆体控制器、和一个LCD控制器整合在一起。如(图一)所示，DDR记忆体控制器通过一个高速本地汇流排（Processor ​​Local Bus；PLB） 与PPC 连接在一起，此一动作可让指令（Instructions）和数据资料（Data）在记忆体中做高速存取的传输动作。 LCD控制器所需的频宽比较低，因此可通过较低速的周边汇流排（On-Chip Peripheral Bus；OPB） 来连接至PPC。OPB通过一个PLB2OPB，可将较低速的周边核​​心（Peripheral Cores）桥接至PLB。

《图一 PowerPC 405 Based Embedded System 》

系统建构
...
...