铜制程新挑战

从1998年IBM宣布铜导线晶片制程技术，利用铜镶嵌技术(Cu Damascene Technology)进行高效能晶片制作已不再是什么新闻。目前晶片制造商正着力于铜制程之模组技术及其制程整合以提升量产制程之良率。应用Cu Damascene process 于0.13微米线幅世代之技术挑战更胜之前0.25或0.18微米世代，主要之技术瓶颈在于导线线幅减小时对于缺陷(defect)的容忍度要求将更严苛，及介电层导线及引洞沟渠深宽比大幅增加，使阻障层及铜电镀晶种层沉积及铜电镀填充的困难度更高。

这将促使目前使用之物理气相沉积技术(PVD)，继准直(collimated)及电浆游离(I-PVD)之技术改进后，改用原子层化学气相沉积技术(Atomic Layer Deposition, ALD CVD)以应用于0.1微米线幅以下阻障层及晶种层之沉积。其为传统CVD技术之改良，先通入低压金属前趋物以单一分子层吸附于晶圆受质上，再通入反应气体进行吸附金属还原沉积。沉积速率控制于10-50A/min，沉积厚度小于40A以下。

至于铜电镀之晶种层沉积及电镀填充则仍有待解决，一般来说化学气相沉积会是当然的解决方案。本文将探讨无电化学电镀(electroless plating)提供选择性铜导线沉积方法，以克服高深宽比沟渠填充及化学机械研磨过研磨时所遭遇的铜导线浅碟化问题。

《图一 选择性接触置换铜导线制程流程图》

非晶矽接触置换之选择性无电镀铜沉积法

目前铜金属沉积及沟渠填充主要借助电镀法完成，但在导线线幅小于0.1微米时，电镀所需之铜晶种层将严重受限于利用物理气相沉积技术填充高深宽比沟渠之阶梯覆盖性。且由于铜之扩散阻障层金属，如钽或氮化钽，的磨除率远低于铜金属，造成化学机械研磨时需过研磨移除沟渠外之导电阻障金属，而造成铜导线浅碟化(Cu dishing)及介电层之磨蚀(oxide erosion) 。为了解决上述两项问题，在本例中，我们利用含铜离子水溶液与非晶矽薄膜进行电化学接触置换法来进行选择性沉积铜导线。

《图二非晶矽膜及沈积铜膜各时期的厚度变化》

沉积毯覆性非晶矽膜

《图三 经由a-Si CMP磨除沟柒外的非晶硅膜》

以目前发展成熟之低温PE-CVD或HDP-CVD法沉积非晶矽膜于先前已定义蚀刻及以PVD法毯覆沉积Ta阻障层之高深宽比沟渠或引洞内(图一)。此举可以克服先前以PVD法沉积铜晶种层之阶梯覆盖性不佳之技术瓶颈，以及后续电镀铜沟渠填充问题(Bottom-up filling)。

沉积毯覆性非晶矽膜后需以a-Si CMP法磨除沟渠外之多余非晶矽，研磨终止于Ta阻障层上，以利后续铜接触置换之选择性。此后，可以CMP或电浆蚀刻移除沟渠外之Ta金属层。最后以电化学接触置换法(electrochemical contact displacement)选择性将沟渠内非晶矽置换为金属铜。

《图四 接触置换沟渠内之非晶硅变铜金属晶粒》

接触置换法

接触置换法是利用Si0矽原子与Cu2+铜离子(7.5g/L)于含F-氟离子(1%)水溶液中进行电化学氧化还原反应，如式1-3所示，

阳极氧化半反应 Sis + 6F-aq. → SiF62-aq + 4e _______________(1)

阴极还原半反应 Cu2+aq. + 2e → Cu _________________________(2)

氧化还原全反应 Sis + 6F-aq. + 2Cu2+aq. → 2Cus + SiF62-aq__(3)

即一个矽原子氧化可释出四个电子，用以还原二个铜离子为二个铜金属原子沉积。氧化后之四价Si4+ 离子会与水溶液中氟离子化合形成可溶性SiF62-离子而被溶除，而不会形成表面氧化矽钝化层阻隔底层矽原子之持续反应。

退火化处理

图二所示为置换沉积铜膜厚度约为被置换消耗非晶矽膜厚度之1.5倍(图二)。且在起始置换阶段，铜膜沉积速率约为100 nm/min，而置换三分钟之后，沉积速率下降约为75 nm/min。此乃置换反应受限于氟离子及产物SiF62-离子经由已沉积表面铜膜之物质转移(mass transport)。而与水溶液中铜离子转移无关，其可在金属铜膜表面上进行还原沉积。

由于一个矽原子可以置换沉积二个铜原子，有利于减少a-Si CMP过研磨所造成沟渠内浅碟化之制程宽度(process window)限制。可增加过研磨时间确定移除所有沟渠外非晶矽，以减少后续铜接触置换之选择性损失(selectivity loss)。图三所示为经由a-Si CMP，选择性接触置换铜导线，及退火处理致密化后铜导线之SEM剖面图，显示其本质选择性置换铜导线之优点。 (图二)(图三)(图四)(图五)

《图六 未退火处理的铜膜XRD绕射图谱》