过去几十年来，数字设计人员一直仰赖逻辑分析仪做为验证系统的主要工具。最近这几年，时钟速率变得愈来愈快，使得设计人员必须要考虑系统每个部份的信号完整性（signal integrity）问题，包括可测试性（testability）在内。若想得到成功的量测结果，逻辑分析仪的测试棒就不能再随意地与系统连接，而是要考虑诸如测试棒的位置、负载、以及与传输线的接近程度等因素。这篇文章将介绍设计人员在探量高速的数字系统时，常会碰到的几个陷阱，也会探讨测试棒的负载模型及测试棒位置的影响，最后还会说明连接测试棒与高速系统最常用的两种方法：测试接脚探量法（stub-probing）以及阻尼电阻探量法（damped-resistor probing）。

逻辑分析仪测试棒的负载模型

任何一种测试棒都希望对系统造成的电性负载愈小愈好，如果测试棒会大幅改变系统效能的话，就无法协助设计人员验证系统了，因为故障的原因很可能完全是因测试棒所引起的，而唯有找出故障的原因，才能进行有效的验证。因此，无论测试棒对系统所造成的影响是可以忽略或是相当严重，设计人员都必须要能预测出来。

预测待测系统的效能最准确的方法，是将测试棒的负载模型纳入系统仿真中。逻辑分析仪的制造商会提供RLC线路，可用来建构测试棒最高到某个事先定义之频率（通常为6 GHz）的负载模型。仿真不仅可以提供最准确的测试棒效应模型，也可以提供一个方法来改变每一个变量，以便观察每个变量的影响。这些变量包括测试棒在传输在线的位置，以及从传输线到测试棒针尖之测试接脚的长度。一般而言，逻辑分析仪的测试棒看起来会如(图一)。

《图一 逻辑分析仪测试棒经过简化的负载模型》

在较低的频率下，电阻会是测试棒主要的阻抗所在，且对目标系统的影响最小。这是因为测试棒的阻抗大约在20 kΩ左右，而目标系统的阻抗通常只有50到75Ω，这两个阻抗会并联在一起，最后会得到与目标系统几乎差不多的阻抗。随着频率的提高，测试棒的电容和容抗会开始出现，使得产生的阻抗开始变小。一旦阻抗小到与目标系统的阻抗很接近时，测试棒所造成的反射就会成为一个重要的问题。

在很高的频率下，测试棒会出现电感性，且阻抗也会随之增加。测试棒负载的电容和电感特性会形成一种共振现象，逻辑分析仪测试棒的目标是要将其共振点的频率尽可能地向上推升，而且共振点的阻抗也要愈高愈好。如果测试棒的阻抗降到10～20Ω的范围，测试棒就会将目标系统的较高频率成份分流开来。因此，测试棒制造商一般会针对每一种尺寸的测试棒，提供精确的负载模型以及阻抗相对于频率的数值。

如果要快速地估算出测试棒的效应，可以使用集总（lumped）电容测试棒模型。逻辑分析仪测试棒的制造商会针对每一种尺寸的测试棒提供集总电容的估计值，有了等效的集总电容值，就可以利用终端电阻值或传输线的阻抗得出一个时间常数。接着，这个等效的τ值就可以用在系统时间常数的RMS总和运算上，一旦算出整体系统的时间常数之后，就可以将它转换为上升时间和带宽，以预测出测试棒对系统整体效能的影响。

测试棒位置的影响

由于测试棒会成为待测电路的一部份，而待测电路也会变成测试棒的一部份，因此可以预测出我们有兴趣之两个点（亦即接收器和测试棒针尖）的效应。测试棒的影响来自于几个主要的变量，其一是测试棒在目标传输在线的位置；测试棒所造成的反射会因它在传输在线的相对位置而不同，反射是否会造成严重的影响取决于目标系统（测试接脚长度、终端方式、电压边限等因素）。(图二)是一个标准的传输线系统，指出了连接逻辑分析仪测试棒时最常用的几个位置。

《图二 标准传输线的电路架构》

负载终端的系统（load terminated system）

在负载终端的系统中，传输线的设计只会使用负载终端电阻，所产生的反射会被接收器端的终端电阻吸收掉。如果反射与入射波或随后产生的波同时到达的话，就会以上升时间恶化或符号码间干扰（ISI）的型态出现。当把逻辑分析仪测试棒连接到系统上时，测试棒看起来会像是一个电容性的不连续点（capacitive discontinuity），因此在这种类型的系统中，插入测试棒的最佳位置是在源极。原因之一是：测试棒反射出来的波会立即出现在驱动器端，此反射波会被低阻抗的驱动器再度反射出来，并与入射波一同沿着传输线行进。虽然所接收到的波形会有上升时间恶化的现象，但是二次反射的量会是最小的。原因之二是：为了要降低电容性负载对系统造成的影响，测试棒所形成的RC时间常数要尽可能地小。虽然测试棒的电容值是无法改变的，但时间常数的电阻值/阻抗则视测试棒的位置而定。如果在源极插入测试棒的话，时间常数的电阻值／阻抗会是低阻抗驱动器和传输线阻抗的并联值，这样的组合会在系统上产生最低的电阻值/阻抗，因此也可以得到最小的RC时间常数。

源极终端的系统（source terminated system）

在源极终端的系统内，图二中只会用到源级终端电阻。入射波的振幅会在源极终端电阻值和传输线的阻抗切分开来，一半的振幅会行进到接收器上，并在那里发生完全的反射，此反射波会与入射波迭在一起，形成驱动器原本的振幅。反向行进的反射波则会传导回驱动器端，被源极终端电阻吸收掉。源极终端的架构具有的特性是，除了在接收器这一点以外，传输在线的任何位置所看到的波形都会呈阶梯状，逻辑分析仪会透过与用户自定义的临界电压（一般为电压摆动幅度的中间位置）做比较的方式，来决定所探量的信号是“1”或是“0”。这表示如果逻辑分析仪的测试棒是摆在接收器以外的任何位置，会看到阶梯状的波形，但当波形停留在电压摆动幅度的中间位置的期间，逻辑分析仪会无法决定出信号的逻辑位准，如此一来会直接影响到分析仪的时序效能。因此，对源极终端的系统来说，逻辑分析仪的测试棒应该要摆在尽可能靠近接收器的位置。

双终端的系统（double terminated system）

在双终端的系统中，传输在线会同时使用源极和终端电阻。在这种系统中，因源极和负载终端电阻所形成的分阻效应（resistive divider）会使得只有一半的原始信号会到达接收器。逻辑分析仪的测试棒一般可以摆在这类系统上的任何地方，主要的考虑点在于测试棒的RC时间常数。尽管如此，系统上任何位置的电阻值／阻抗都会是传输线特性阻抗（characteristic impedance）的1/2（即50Ω/50Ω）。因为只有一半的原始电压位准可在测试棒针尖上观察得到，所以设计人员要确定所量测的信号是否符合逻辑分析仪的最小电压摆动规格。

测试接脚探量法

当测试棒针尖无法直接摆放在目标系统的传输在线时，可使用测试接脚探量法。测试接脚（stub）指的是存在于测试棒针尖与目标信号之间的这一段长度，可以包含PCB的跑线、接线、或是连接器的接点。由于PCB上有种种的布局限制，因此很难不使用测试接脚探量法，问题是：测试棒针尖需要靠传输线多近才能保持系统和逻辑分析仪的效能在可接受的范围？

当提到传输线的时候，会需要使用适用于逻辑分析仪测试接脚的经验法则，而此经验法则系取决于系统的上升时间。以逻辑分析仪来说，建议测试接脚的电气长度最好不要超过系统上升时间的20％。电气长度若小于系统上升时间的20％，测试接脚可被视为是一个集总电容，而非一条分散的传输线。然而随着测试接脚的长度增加，电容值也会大幅地提高，到某个点时，整个测试接脚的电容值会超过测试棒的总电容值。

下面的例子列出了特定上升时间所能接受的最大测试接脚长度，范例中使用的传导速度为150ps/in，这是FR4介电PCB上常见的速度。就标准50Ω的FR4微带（microstrip）传输线来说，每英吋的单位电容值通常为3pF。

《公式一 范例》

我们可以透过1吋长的测试接脚，将逻辑分析仪测试棒连接到传输线的负载上来进行观察，以说明上面所举的例子。从(图三)与(图四)可以看出，利用测试棒在负载端进行探量时，1吋长的测试接脚对负载终端的传输线系统所造成的影响。图三显示了四个上升时间，其中，150ps、250ps和500ps的上升时间都会把1吋长的测试接脚视为无法接受，但1000ps的上升时间则可以正常地运作。从图中可以明显地看出，1000ps上升时间的特性比150ps上升时间的特性好太多了。

《图三 针对负载终端的系统以1吋长的测试接脚在负载端用测试棒进行探量，于接收器上所量到的信号》

图四为透过1吋长的测试接脚，在测试棒针尖所量测到的信号，很明显地，1000ps上升时间的特性同样优于150ps上升时间的特性。

《图四 针对负载终端的系统以1吋长的测试接脚在负载端用测试棒进行探量，于测试棒针尖上所量到的信号》

由图三、图四可以得知，对高速的信号而言，必须同时考虑接收器和测试棒针尖的信号质量，才能进行成功的逻辑分析。

阻尼电阻探量法

显然地，在测试棒针尖和待测系统之间加入传输线的测试接脚，会严重影响目标系统的接收器和逻辑分析仪的测试棒针尖的信号质量。当测试棒针尖无法直接摆放在目标系统上时，可透过一种称为“阻尼电阻探量法”的方式来改善测试棒和系统的效能。这个方法是将一个阻尼电阻直接插在目标系统上，以形成一段能见容于测试棒针尖的较长延伸测试接脚。该阻尼电阻有两个作用：一是将目标系统与测试接脚-测试棒的电容性负载隔离开来，二是耗散测试接脚上的反射波能量，让逻辑分析仪可以观察到比较干净的信号。

为了说明测试接脚的长度愈短愈好的重要性以及阻尼电阻的价值，以下举一实例，将安捷伦E5387A柔触型逻辑分析仪测试棒透过一段0.5吋长的测试接脚与一个负载终端的系统相连，并运用眼图扫描这个信号完整性测试工具来进行量测，如此一来就可以绘制出待测信号的眼图，如(图五)，就像直接在测试棒针尖上看到的一样。所测试的波形是一个500Mb/s、400mVpp的信号，图左为透过0.5吋长的测试接脚，在逻辑分析仪上所观察到的信号完整性眼图，图右则为在接触点插入一个125Ω的阻尼电阻后，在逻辑分析仪上所观察到的信号完整性眼图。

《图五a 透过0.5吋长的测试接脚来进行探量，在使用和未使用125Ω阻尼电阻的情况下所得到的信号眼图》

《图五b》

＜透过0.5吋长的测试接脚所观察到的眼图（a）；在测试接脚前面加上一个125Ω的阻尼电阻后所观察到的眼图（b）＞

由这些眼图可以清楚地看出阻尼电阻对逻辑分析仪所观察到之信号的影响，其中一个信号对逻辑分析仪来说几乎没有用，但只要插入一个阻尼电阻，就可以将信号质量提高到几乎能忽略掉测试接脚效应的程度。

对含有信号完整性测试工具（如“眼图扫描”功能）的现代化逻辑分析仪来说，探量方法甚至更为重要。逻辑分析仪可以提供待测信号内含的模拟特性，为了让此模拟信息有用处，测试棒本身一定不可以造成所要显示的波形失真。如果可以将测试棒的负载降到最低，那么所产生的眼图就足以代表发生在系统内的真实模拟行为，对侦测和排除信号完整性问题来说，会是一种功能相当强大的工具。逻辑分析仪提供的信号完整性测试工具最大的好处是能够横跨许多个频道，同时进行模拟的量测，运用最新的逻辑分析仪模块提供之眼图扫描功能，最多可以观察到340个信号。这些新工具固然可以提供全新的透视力来探查信号完整性和进行系统除错，但如前面所述，探量的方法对量测的成功与否也是关键要素。

结论

这篇文章介绍了若要运用逻辑分析仪成功地探量高速的数字系统，需要考虑的重要事项。文中指出测试棒会增加目标系统的负载，这当中除了测试棒原有的负载之外，测试棒在传输在线的位置也会有所影响。另外，目标系统的电路架构和寄生电容亦会影响测试棒针尖上所观察到的信号完整性，在使用逻辑分析仪的时候，这些因素都需要加以考虑。

（作者任职于安捷伦科技）