元件 次系统 自动控制 |
最新动态
|
产业快讯
|
|
在电脑业市场需求持平,通讯骨干业衰退的今日,消费性电子业(Consumer Electronics;CE)中多项产品的高成长表现,确实是令人注目的。全球年产量达五亿支的手机无疑是目前最热门的电子设备,其他如数位相机(DSC)、DVD、数位电视(DTV)、游戏机,或数位录影机(DVR)等产品,无一不是在近年内持续创下15%到30%的市场成长佳绩,而且成长力道只升不挫。
这些产品能创造如此强劲的市场需求,主要来自于四大原因,一是由类比转数位的相关技术逐渐成熟,如数位相机取代传统相机,和数位电视取代类比电视等;二是新技术取代旧技术,如DVD取代CD;三是应用功能的整合,如相机手机的出现;四是因为网路互动模式而兴起的新应用与新需求,如网路游戏、音乐下载等等。
以上四大原因中,最具影响力的模式当属「网路的兴起」,它为资讯科技(IT)产业开启了无限的可能。而在当前最值得关注的应用,则环绕在「打造一个『网路多媒体』能通畅、便利的互动式环境」这个主题上,它涵盖了当前的各种热门DC:数位电视与网路游戏不用说,手机上的MMS,甚至是接收Wireless TV,无一不是期待达成这样的愿景。在此需求下,频宽自然是愈高愈好,而且最好是以无线的方式来沟通。
这样的需求,和上一波领导IT产业成长的PC显然有很大的不同。 DC要求的是更高的可携性(Portability)与个性化(Personalization)的设计,因此和流行饰品差异不大,不但要炫,而且要便宜。这也使得走向数位化的消费性电子产品的生命周期大幅缩短,从原来的三至五年,缩至约只有一年的热门期,也就是一旦被市场接受了,它的需求量会一下子冲到高点,但隔不了太久就会被其他产品替代掉了。
反应在DC产品设计的现象则是:尺寸愈小愈好、耗电愈少愈好、成本愈低愈好、设计的时程则是愈短愈好,但功能与效能呢,当然是要愈多样、愈强大愈好。这些条件要列举出来并不难,但要找出一个能通通都满足的设计方法,那就是电子业界今日面对的最大挑战了。
电子产业新设计挑战
要达到DC产品的设计需求,不外乎从三个面向下手:一是往更高阶的制程发展;二是改进设计方法学(Methodology);三是调整产业合作、互动的模式。这三个面向的解决途径在产业界已谈了许久,包括90nm制程、SoC/SiP、ASIC vs. FPGA,和IP、晶圆代工模式等,这些也是此次会议中探讨的主要议题。
高阶制程门槛高
「90nm制程的可行性」在去年的会议中还是一个难题,但在短短的一年当中,包括台积电、联电与数家IDM大厂都已先后宣称可以开始生产了。然而关于记者关切的商业化实际情况,如目前的良率、采用的厂商与产品,以及预估未来产能利用率的成长情况等,业者的回答口径则相当一致,都表示还不清楚,还需要一些时间才能掌握情况。
朝更高阶制程发展可说是电子产业长期以来的驱动力,犹如一条不归路,与会的领导厂商包括IBM、TI及UMC等甚至表明已开始投资研发65nm的技术。集积度的增加意味着在更小的尺寸中能放入更多的电晶体,而这正能满足DC产品的「轻薄短小」诉求。
但随着集积度的提升,晶圆业者要克服的制程瓶项也愈高,从台湾亲赴美国发表演说的联电执行长胡国强即指出,90nm与更高制程让他们得面对许多全新的挑战,如讯号完整性(signal integrity)、时序收敛(timing closure)等问题;而更高的光罩成本形成IC设计业者的极高门槛,目前90nm光罩成本会比130nm高出一倍,预料65nm又会比90nm再高出一倍;再加上要在极小的尺寸中规划上千万、亿万闸的电路设计,其复杂度与今日的设计不可同日而语,因此,虽然90nm制程的生产技术可行,但却不代表它能很快被市场接受。
Makimoto则指出往更高集积度制程发展的一个负面因素,也就是耗电性的问题。一直以来,随着集积度的增加,讯号传递距离也缩短,这也促成晶片耗电的持续下降,但是Makimoto表示,这个耗电优势将在90nm时达到最低,至于在集积度更高的65nm及45nm制程中,泄漏电流(leakage current)将成为影响耗电的主要因素,集积度愈高,泄漏电流的问题也就愈严重,将造成耗电性不降反升,请参考(图一)。
因此,要促使IC设计业者选择采用最先进的制程,显然需要有极大的市场诱因与资本条件;此外,设计方法的改善与设计工具的辅助,则有助于降低业者进入的门槛。
系统级设计需求因产品而异
除了尺寸与耗电的需求外,将更多的功能放入一颗晶片(SoC)或一个封装模组(SiP)当中,已是当前晶片设计上的主流趋势。 SoC/SiP在业界已经谈很多了,可以说是互补的方案,至于该选择何种作法,则有赖业者自己条列出产品需求清单来一一比较两种方案的成本效益、设计时程等优缺点,才能得到最明智的选择,结果显然是因人而异的。
胡国强指出,今日在SoC晶片设计流程上仍存在一些瓶颈,例如欠缺一套以「回路式行为等级合成器(cycle-based behavior level synthesizer)」;因为IR drop、cross-talk、时脉合成(clock synthesis)等因素,使得时序终结(timing closure)的工作变得相当费时;此外,在可测试性制造(Design for Manufacturability;DFM)上,开发光罩的光学逼近纠正法(Optical & Process correction;OPC )也得从模组式(model-based)的方法改变到规则式(rule-based)的方法上才行。
其实SoC/SiP算是概念上的名词,真要谈到生产方法,还是得回归到ASIC、FPGA或高阶封装的途径上头,而ASIC与FPGA的对照比较也是这次会议中探讨最多的议题。
ASIC与FPGA互补又竞争
在缩短进入市场时程(Time to market)及降低设计成本的压力下,可程式逻辑元(PLD)的在晶片设计案的前、后期重要性阶大幅提升,Gartner研究副总裁Bryan Lewis就指出, FPGA会是新设计案的初期阶段(design starts)的主导性方案,而其中嵌入处理器核心(processor core)的FPGA更可望稳定成长,预估十年后将有三分之一以上的FPGA设计案是采用有处理器核心的FPGA。
然而ASIC在量产型市场的重要性并未降低,仍然是厂商实际获利必须选择的途径。但ASIC在高阶制程上的昂贵生产成本却让客户退缩,因此Bryan指出,以平台方式来提供更高弹性、更低成本的ASIC服务,将是ASIC业者必须调整的方向。Bryan表示,目前介于ASIC与FPGA间的代替性平台方案,在ASIC方面有Array-Based Platform、Cell-Based With PLD Core、Cell-Based Platform,在FPGA方面则有嵌入硬体核心的FPGA平台与嵌入软体核心的FPGA平台,这些平台方案在效能、尺寸、成本、设计时程与单位体积的最佳化上各有优缺点,但Gartner对它们的成长潜力相当看好,其中ASIC平台方案预估到了2007年时,每年会有一千家以上的新设计案选择此方式开始设计产品。
Array-Based Platform
Cell-Based With PLD Core
Cell-Based Platform
FPGA Platform
效能
中/高
中/高
高
中
裸晶尺寸
中
中
小
大
设计成本
中
中
高
低
设计时程
中
中
长
短
单位体积最佳化
中
中/高
高
低/中
晶圆代工业转型为复合式IDM
不论是谈SoC/SiP或ASIC、FPGA,在系统层级的设计要求下,设计者得掌握系统效能、制程技术、IP整合、封装需求等从上而下许许多多因素,因此诚如联电执行长胡国强所说的,只有了解整个系统演算逻辑的人,才能够提供有竞争性的解决方案。这正是IDM的优势所在,但在今日以无晶圆厂(Fabless)的IC设计公司为主的产业型态下,晶圆代工业者的角色也得因应转变。胡国强形容说:「领导性的晶圆代工业者已像是一个复合式的IDM公司(Multi-IDM)。」
胡国强指出,今日的系统设计已涵盖了数位/类比、晶片内/晶片外、硬体/软体等等考量,晶圆业者有必要与客户做更密切的合作,例如联电与Xilinx共同研发90nm制程的FPGA晶片,并将在今年第一季开始生产。不仅如此,晶圆业者甚至得主动提出参考设计的方案与平台,胡国强分析表示,未来的设计将会是以应用为导向(Application-driven)的,因此目前联电即积极开发提供弹性的模组化SOC技术,进而提供一般性SOC制程技术平台(Common SOC Process Technology Platform)
,以分别满足各种产品对高效能或低耗电的不同设计需求。
另一个议题即智财权(IP)的交易与整合,胡国强认为这会是IC设计公司能否顺利开发系统级晶片的一大关键。目前IP应用模式所面临的问题,首先是IP可用性(Availability)的提升,要达成此目标,标准化的cell library、IO及记忆体单元(block)可说是最基本的需求;此外,类比IP与高复杂功能IP在SoC的设计上也更为重要。当然,还有更多的考量因素,例如IP的可携性(Portability)和可重覆使用性(Re-usability)、NRE及授权费等成本因素、智财权保护,以及设计流程与工具的改善等等。
对于个别的IC设计公司来说,要拥有完整的IP资料库是相当困难的,因此,为推动这个新的IP整合模式,身为制造中心的晶圆业者也得协助其客户克服此问题。胡国强即指出,联电依不同的制程(0.13μm、0.15μm、0.18μm)、不同的应用(通讯、电脑、消费性),提供了涵盖整个晶片系统所需要的丰富IP,包括记忆体、ADC/ DAC、CPU/DSP、周边介面,及Bluetooth、MPEG2/4等特殊应用IP。由此可见,不论台积电或联电,在整个IC设计的产业链中所扮演的角色,将会更为多元化而且更为重要。
结论
限于篇幅,本文主要报导此次会议中对今日电子产业的现况剖析,下期再针对个别议题及新兴厂商及技术多做介绍。整体而言,数位化消费性电子(DC)取代PC成为电子产业成长驱动力的地位已经确立,然而,因DC产品的特性与PC差异甚大,对于尺寸、成本、设计时程、耗电等因素更为敏感,因此在设计、生产方法上也需要有所调整,业者还得经历一段摸索、尝试的学习时期。
在此情况下,系统级设计(SoC/SiP)的产业潮流也将继续发展,但要如何定义及满足所谓的「系统」设计需求,仍是业界的一大挑战。而为缩短设计时程、降低设计重新开发(design re-spin)成本,可程式化元件(PLD)的重要性不断提升,其中FPGA在设计前期(design start)与生产上的成长趋势相当受到肯定。
至于产业结构上,Fabless的IC设计公司与晶圆厂的分工仍是主流模式,但晶圆业者为满足系统级设计及差异化的消费性产品需求,其角色也变得更为多元,不仅在制程技术上要领先与创新,还得以更全观的角度来提供服务,并建立完整紧密的伙伴关系(客户、设备供应商、EDA工具业者、IP业者)。
当然,这一波的DC革命方兴未艾,在成长的趋势下,也隐含着许多的变数和可能性,业者除了要能掌握技术外,也得更了解客户、更接近市场,因为消费性市场就是流行市场,愈懂得生活的人才愈能引领潮流。这或许也是主办单位选择在宜人的加州Montary海湾渡假胜地举办此一电子高峰会的一大考量吧。
|
||||||
|
|
comments powered by Disqus | |
|
|
|
|
||||||||||||
|
||||||||||||
|
|