SDT 2014系统开发暨设计工具技术论坛会后报导

过往FPGA在产业界总有一种让人曲高和寡的感觉，不过罗志恺也表示，在募资网站Kickstarter已有不少案例是采用赛灵思的Zynq进行设计开发。他以无人的飞行直升机为例，开发者就是透过OPEN CV的函式库与Zynq加以结合而开发而成。他更谈到，OPEN CV其实是C语言与C++的延伸版本，但赛灵思的作法是采用HLS（High-Level Synthesis；高阶合成语言）进行移植，以达到软硬体协同设计的目标。而赛灵思每一季都会针对OPEN CV比较关键的程式码进行移植的工作，进一步的说，就是将C语言转成RTL的流程，由赛灵思处理并加以最佳化，工程师便无需在这个流程上耗费心力。

罗志恺进一步解析Zynq的晶片架构，传统上，系统设计用两颗SoC（系统单晶片）的作法，在连线的速度上相当有限，但若是加以整合后，透过晶片内部的连结，在处理速度上更能有效提升，而Zynq本身是用双核的Cortex-A9处理器与FPGA整合而成，中间是采用AMBA4.0的传输介面，速度可高达100Gbps，再加上FPGA也有平行运算特性的乘加器来达到DSP（数位讯号处理器）的功能，所以要加速软体处理的性能，进而作到软硬协同设计便相当容易。

另一方面，罗志恺也指出，过往要作软硬体协同设计有着相当高的难度，工具彼此之间有着的鸿沟需要跨过，不过随着赛灵思在各类开发工具的努力，开发工具之间的沟通已经不是问题。此外，由于Zynq本身就内建了处理器，因此要搭载作业系统也不是问题，目前针对Linux部份，已经有Petalinux这类免费的套件可以针对Linux系统进行在Zynq上的移植，当然，工程师若要选用开放原始码的Linux版本，Zynq也能够支援。（姚嘉洋）

解决四大难题 Mouser成为需求最高物流服务商

目前的工程师，普遍会遭遇到的问题在于找不到料、找错料、跟趋势脱节，以至于发生产品上市太慢等情况，已经十分普遍。他们需要的是能够帮助他们快速解决上面这四大难题的好伙伴，而Mouser（贸泽电子）正是为了解决工程师所遭遇到的这些问题而生。

图二 : Mouser亚洲区营销暨企业发展协理田吉平指出，Mouser希望能提供工程师一个创新应用快速实现的机会。

Mouser亚洲区行销暨企业发展协理田吉平指出，Mouser是目前全球知名的零组件代理商，2013年的网站流量在中国区已经位居第一名，北美区则位居第二，这也可以看出Mouser对于工程师来说，已经是十分重要的代理商。

Mouser的优势，就在于代理超过500家原厂的400万种产品，连单一个晶片也能出货，而便利的网站一键搜寻与搜寻加速器功能，以及智慧BOM表工具，更能方便工程师在最短的时间找到所要的商品。

除了产品之外，Mouser网站也与全球热门趋势接轨，包括技术应用文库、电子报、研讨会资讯、社交媒体等，更与许多知名产业媒体例如CTIMES等合作，让工程师能够快速掌握半导体产业的最新趋势，让他们在产品设计与找料的过程中，能将错误的状况减至最低。

事实上，选择对的电子设计工具，将能让工程师更事半功倍。特别是由于现在产品设计的复杂度提高，使得产品上市时间受到压缩，且设计工具的价格门槛也高，而这些工具也需要有大型元件库的支援。目前Mouser提供了免费的线上设计工具，不仅可加快设计周期，其所代理的400万种展品也可订购库存支援，让工程师更无后顾之忧。

Mouser不断进化的背后，无疑是希望能提供工程师一个创新应用快速实现的机会。藉由差异化的优势，不仅保持Mouser继续前进的动力，而全球化布局与化简为繁的运筹服务，也让Mouser持续成为工程界需求度最高的物流服务厂商。（王岫晨）

固纬：搞定频宽、取样率与记忆体才是好示波器

自然界的运行，皆是以正弦波的形式移动，可能是海浪、地震、音爆、爆炸等，透过空气传递的声音或物体运动的自然频率方式呈现。透过不同类型的感应器，可以将这些能量转换成为电器讯号，这就是示波器的原理。透过示波器，就可以观察、量化及研究这些讯号。

图三 : 固纬GDS-2000A系列数字示波器，各种效能参数均有不错的表现。

固纬电子实业产品行销专案经理潘光平指出，决定示波器性能的参数种类也十分多样，一般来说，工程师会依据包括频宽、取样率、记忆体深度等细节来评断一部示波器性能的优劣。例如频宽就决定了示波器量测讯号的基础能力，当讯号频率增加时，示波器精确显示讯号的能力将会下降。一般来说，针对一个方波而言，示波器至少要具备三到五倍的讯号频宽才够。

而取样率则是显示数位示波器每秒钟ADC能够做多少次取样的能力。示波器的取样率越快，波形在萤幕上还原的能力就越强。理想状态下，示波器的取样率必须大于示波器频宽的2.5倍。至于记忆体深度，则决定了示波器采集波形的能力。较先进的示波器，可以允许自由选择记忆体长度，使得示波器的量测条件能够达到最佳化。

此外，探棒也是影响示波器性能的关键要素之一。探棒是介于示波器以及待测电路之间的媒介，理想的探棒必须容易连接且方便使用、拥有绝对的讯号精确度、完全没有杂讯耦合进入，并且不能有负载效应。严格说起来，探棒就是待测电路的一部份，探棒的探针会因为负载效应而改变待测电路的响应，因此整体的电路量测结果，应该要将探棒和示波器的响应考虑进去。

目前许多仪器厂商都推出了示波器解决方案，而性能的差异，就决定于前述所提到的各种参数。目前固纬GDS-2000A系列数位示波器，提供了两通道与四通道, 频宽范围包括300MHz, 200MHz, 100MHz及70MHz等。各型号皆提供了2GSa/s交错式即时取样率及100GSa/s高速的等效取样率。搭配8吋800*600 TFT LCD的萤幕显示，垂直档位1mV/div，与时间范围1ns/div至100s/div，使GDS-2000A 能对复杂及微弱的信号波形进行精确的量测。

至于记忆深度的部分，GDS-2000A提供了2M的长记忆体，并且提供波形搜寻及分段记忆体的功能。记忆体分段功能可用来撷取及显示欲观测之波形，无关之信号则不被处理，记忆体最多分为2048组，如此可大幅增加记忆体的使用效率。波形搜寻功能可搜寻符合触发条件的波形并将之标示出来，再加上播放/暂停及移动Zoom视窗功能，可以快速浏览波形中的细节。（王岫晨）

ADI：SDR设计仍需业界通力合作

随着无线通讯技术不断演进，其系统设计的难度也与日俱增，这也造成了单一晶片供应商可能无法独力提供完整的解决方案给客户，所以就必须采取合作策略，与其他晶片业者合作，进一步供应完整的解决方案。

图四 : ADI资深应用工程师简百钟指出，现在的客户希望完整的解决方案。

ADI（亚德诺半导体）资深应用工程师简百钟表示，ADI在全球讯号转换器的市占率约有五成，可以说是主要的龙头厂商。他进一步谈到，从采样率与分辨率来看，采样率愈高的讯号转换器，在分辨率方面的提升就会有所极限，反之，采样率较低，分辨率就有办法提升。换言之，不同等级的采样率与分辨率的讯号转换器各自在不同的应用市场有其定位。

过去的讯号转换器只是单纯地进行讯号转换工作，但随着技术渐趋复杂，有些半导体业者也开始尝试加入一些混合讯号以及辅助型的数位处理功能，后来甚至还会加入滤波器甚至是基频处理器预先要处理的工作，都可以先透过ADC（类比数位讯号转换器）来预先处理。

而在速度方面的进展，也已经进步到PLL的SerDes等级，可达到6.25Gbps以上，但如此一此，后面配合的FPGA元件的等级势必就不能太低。所以整体来说，ADC整体的设计也变得更加复杂，但这类ADC还是偏重相当高端的应用。

简百钟更指出，传统上的作法，晶片供应商只是仅仅提供单一的元件，而现在的客户则是希望完整的解决方案。所谓的SDR（Software Define Radio），透过软体的控制，来控制RF的频率或是决定无线发射的频宽，以因应多元的无线通讯协定。要作到所谓的SDR，需要RF人员，要了解RF，还要懂数位硬体甚至是软体程式码的编写，以及DSP的运作方式，ADI非常了解这方面的难度之高。

也因此，ADI透过与Xilinx之间的合作，才可以真正达到所谓的SDR设计，双方就各自所长，ADI提供一系列的类比与混合讯号元件（也包含ADC）等，透过FMC连接器可以与不同的Xilinx旗下的FPGA开发板进行连结，以进行协同开发。

NI：LabVIEW非常适合用于设定FPGA功能

现场可程式化闸阵列(FPGA)是一种可重新设计的晶片。不同于电脑的处理器，设定FPGA时必须重新接线晶片，以便实作自己的功能，而非执行软体应用程式。 Xilinx的共同创办人Ross Freeman在1985年发明了FPGA，从简单的胶合逻辑(Glue logic)晶片，演变为可取代客制的特定应用积体电路(ASIC)与处理器，适用于讯号处理与控制应用。目前NI也与Xilinx建立起合伙关系，针对各种硬体平台提供最先进的FPGA技术。

图五 : 星协科技项目经理吴志二认为，LabVIEW FPGA可让各种测试设备机台更快上市。

最笼统来说，FPGAs 即为可再程式化的晶片。透过预先建立的逻辑区块与可程式化路由资源，不需更改面包板或焊锡部分，即可设定这些晶片以建置客制硬体功能。使用者可于软体中开发数位运算系统 (Computing task) 并将之编译为组态档案或位元流 (Bitstream)，可包含元件接线的相关资讯。

此外，FPGA 完全为可重设性质，当使用者重新编译不同的电路设定时，可立刻拥有不同的特性。在过去，工程师必须深入了解数位硬体设计，才能够使用FPGA技术。然而，高阶设计工具的新技术可针对图形化程式区或C程式码，转换为数位硬体电路，即变更了 FPGA 程式设计的规则。

FPGA 整合了 ASIC 与处理器架构系统的最佳部分，使 FPGA 晶片可应用于所有产业。 FPGA 具有硬体时脉的速度与可靠性，且其仅需少量即可进行作业；可降低客制化 ASIC 设计的费用。可重新程式设计的晶片，具有与软体相同的弹性，却不受限于处理核心的数量。与处理器不同的是，FPGA 为实际的平行架构，因此不同的处理作业并不需要占用相同资源。每个独立的处理作业均将指派至专属的晶片区块，不需影响其他逻辑区块即可自动产生功能。因此，当新增其他处理作业时，应用某部分的效能亦不会受到影响。

FPGA技术的5大优点包括效能、上市时间、成本、可靠性与长期维护。在过去，工程师必须深入了解数位硬体设计，才有办法运用 FPGA 技术。但随着 NI LabVIEW 软体等高阶系统设计工具的兴起，FPGA 程式设计的规则也有所变化，所提供的创新技术可把图形化程式图转换成数位硬体电路。所有的 NI FPGA 硬体产品皆搭载可重设 I/O (RIO) 架构，其中配备强大的浮点处理器、可重设 FPGA 与模组化 I/O。NI RIO硬体搭配LabVIEW系统设计软体，即可在设计进阶的控制/监测/测试应用时，简化开发作业，同时缩短上市时间。

NI LabVIEW FPGA Module可扩充LabVIEW图形化开发平台，并用于NI可重设I/O(RIO)硬体的FPGA。 LabVIEW 非常适合用来设定 FPGA 功能，因为能清楚呈现平行机制与资料流；无论使用者是否熟悉传统的 FPGA 设计，都可以有效运用可重设硬体的强大效能。

选用 LabVIEW FPGA Module的主要理由有三大项：

于FPGA硬体上使用强大的图形化程式设计

一般来说，FPGA 必须透过 VHDL 或 Verilog 进行设计。工程师可能不熟悉这些复杂的程式语言，或需要更高设计效率的工具，以便大幅简化 FPGA 程式码的生产过程。 LabVIEW FPGA 比其他类似工具更好入手，也更便于执行。

直接于硬体中建置LabVIEW程式码

FPGA 本身即具备硬体电路，没有任何的作业系统或执行绪。透过 LabVIEW 设计 FPGA 时，往往需要更高的处理速度、精确度、稳定性与平行机制，才能建构绝佳的 FPGA 系统。

运用初阶功能完成高阶设计

LabVIEW为FPGA 适用的高生产力程式语言，除了可精简复杂的细节以加快设计速度之外，必要时还可设计所有的时脉周期。

星协科技（WPC System）专案经理吴志二认为，目前采用了LabVIEW FPGA，让该公司在进行各种测试设备机台的时候，能更缩短时间，加速产品上市。（王岫晨）