Flash技术依记忆胞结构可分为2类，如(图一)所示，NOR型之记忆胞每个记忆胞与BIT LINE相接，其记忆胞的面积较大，但具有较快之随机存取速度。 NAND型的记忆胞约16～32个记忆胞相串联后才接到BIT LINE上，记忆胞面积较小，但串列式数据存取的速度较快。因此，NOR型的快闪记忆体适用于快速随机存取之产品，以程式码储存之应用为主，密度超过64Mb以上。NAND型的快闪记忆体适用于作串列式大量资料存取之产品，故一般适用于资料码储存之应用，密度超过512Mb以上。 (图二)显示各种不同的Flash记忆胞结构及开发厂商，其中由Hitachi提供之NAND型快闪记忆体为多层记忆胞结构（Mult-level Cell），每个记忆胞可提供2bit的存取，使其在高密度之资料码储存的竞争上具有很好的优势。

其次，就功能图来看，NOR型的快闪记忆体功能图类似DRAM，具有Address Pin（A0～A19）的随机存取功能，其记忆细胞阵列可计算为220×16＝1M×16个记忆位元之密度，读写以WORD为单位。而NAND型的快闪记忆体的Address Pin由IO Buffer以串列方式产生，其记忆细胞之记忆位元密度如(图三)及所示，以Page为单位作存取，1个page为528 Byte，1个Block为32Page，1个快闪记忆体有1024 Block，则总记忆量为528 Byte×32 Page×1024 Block＝132 Mbit。(图四)显示，NOR型及NAND型之快闪记忆元件的PIN ASSIGNMENT比较图。由图中可看出，NOR型的快闪记忆元件具有较多的接脚数，而NAND型的快闪记忆元件少了Address Pin，使其有相当多的NC PIN，在堆叠构装的应用上相当合适。

NOR和NAND型Flash比较

NOR型快闪记忆体的资料读写是以WORD为单位，而NAND型的快闪记忆体则以PAGE为单位。因此，在资料的读取上NAND型比NOR型多出串列式page的读取时间（50ns/page），在资料的写入上NAND型所花费的时间每个page约200us，而NOR型的快闪记忆体每个word只花费10us的时间。至于在资料消除的时间方面，两者都以block方式进行资料消除，但NAND型所花费的时间为2ms比NOR型的快闪记忆体的0.5s要快许多。由此可知，NOR型的快闪记忆体适合于快速读取但资料量不大之应用，若需要大量资料写入及消除的应用，以NAND型的快闪记忆体较为合适。 (图五)乃是针对NAND及NOR型的快闪记忆体相关之技术所作的整理。由图中可看出，记忆容量利用1bit/cell的技术可达1Gb，2bit/cell的多层记忆包架构由256Mb开始发展，目前亦开发出1Gb的记忆容量。在构装型式方面，128Mb以下之构装采TSOPII_44以上到1Gb则采TSOPII_48的构装方式。记忆胞构造方面，32Mb以下之Page大小为256Byte以上为512Byte。 128Mb以上之Block大小具有16KByte，64Mb～32Mb之Block大小则为8KByte。

《图一　CELL ARCHITECTURE COMPARISON〈资料来源：Samsung〉》

《图二　Various Flash Memory Technologies〈资料来源：Samsung〉》

《图三　Page/Block定义〈资料来源：Samsung〉》

《图四　NOR/NAND型快闪记忆元件 Pin Assigment〈资料来源：Fujitsu/Samsung〉》

《图五　NAND型快闪记忆元件结构特性整理〈资料来源：Samsung〉》

《图六　快闪记忆体之应用产品〈资料来源：力旺〉》

《图一 快闪记忆体在行动电话的发展趋势〈资料来源:Samsung〉》

Flash产品之发展趋势

记忆体的主要应用可分为3类，一是作业系统及程式码的储存，二是支援系统运作，三是资料储存。作业系统及程式码的储存，一般都须断电的情况下还能保留资料，以非挥发性之记忆体如Flash、EEPOM或Mask ROM为主，目前以NOR型为主的快闪记忆体，一般谓之code flash。支援系统运作之记忆体，则大多配合CPU或MPU的运作进行资料的快速存取，主要以SRAM及DRAM为主，与这类应用接近的Flash为MICRON的SyncFlash。资料储存则以NAND型的快闪记忆体为主，一般谓之data flash。

在应用上，NOR型的快闪记忆体多用于数位电视、数位通讯、汽车自动导航系统、行动电话、视讯转换器、印表机、CD ROM及PC BIOS等。而NAND型的快闪记忆体则用于数位相机、MP3播放机及PDA等。相关之产品应用如(图六)所示。未来，当行动通讯（如手机、智慧型行动电话）、行动电脑（如笔记型电脑、PDA）与行动多媒体渐渐合而为一之时，快闪记忆体的将要求code与data两者兼具特性。如Intel的strate Flash以及AMD的Mirrorbit Flash,便是NOR型的快闪记忆体,以MLC的技术提升记忆容量来达到code与data两者兼具的目的。

行动通讯技术演进影响Flash发展

而Micron则以SINGLE CELL的方式开发出128Mb的Q-FLASH，并号称该产品足以和Intel的strate Flash产品相抗衡。以行动电话来说，行动电话不单单只是传话的功能而已，在3G功能的行动电话成为主轴时，资讯取得与储存将付予多媒体内涵更多的期望，而更多的商机将由此形成。例如，将计算功能整合于行动电话后，娱乐用途的功能如网路音乐的MP3技术，即时影像传输的MPEG-4技术，近距离传输的蓝芽技术以及全球定位系统（GPS）的功能等，都将成为未来整合的对象。据此，系统服务业者可透过行动电话的无线传输功能，经由修改code Flash内的服务项目或是变更传输协定，提供消费者更丰富的服务。消费者也因此需要更大容量的记忆装置，将截取下来的资讯储存到记忆卡的data Flash上​​。如此一来，不但系统服务业者受益，相关之软硬体制造业者亦受惠。这些需求对Flash的发展而言，就是更大的资料储存量与更快的存取速度。如(图七)显示，在未来3G功能的行动电话带动下，对data Flash的需求将超过对code Flash的需求。由此显示，高记忆容量之资料储存型的快闪记忆体，势将凝聚​​无限的商机。

《图八　各种记忆卡比较市场占有率〈资料来源：Samsung〉》

《图九　Cost与Mb关系〈资料来源：Samsung〉》

记忆卡产品介绍

当无线行动多媒体资讯逐渐普及化，可携式记忆装置的需求将无以限量，各类记忆卡产品将成为最主要资讯的储存平台，各类记忆卡之间的资料转换也将没有障碍，而价格、性能及支援产品的多寡则成为市场决胜的因素。可携式记忆装置较常使用的各类记忆卡有CF卡（Compact Flash）、SM卡（Smart Media）、MS卡（Memory Stick）、MMC卡（Multi Media）及SD卡（Secure Digital）。

就CF卡来说，其供应商为SanDisk、Lexar及Hitachi，由于具有最多的IO Pin（50），是以体积最大也最重，同时记忆容量最大，资料读取的速率也最快。就SM卡来说，其供应商为Toshiba及Samsung，IO Pin（22）亦相当多，故体积的大小仅次于CF卡，该卡是唯一没有内建controller的记忆卡，故重量相当轻只有2g。就MMC卡来说，其供应商为Hitachi、Infineon及SanDisk，IO Pin（7）最少重量也最轻（1.5g），但资料读取的速率较慢，未来有可能被体积大小接近的SD卡所取代。就MS卡来说，其供应商为Sony，10个IO Pin，由于Sony在可携式产品的市占率相当不错，将带动MS卡未来更大的市占率。就SD卡来说，其供应商为Toshiba及SanDisk，9个IO Pin，较小的体积以及不错的资料读取速率，预料将成为市占率最大的记忆卡。相关之资讯整理于(表一)。

记忆卡之小型化为未来趋势

IDC对各类记忆卡市场之预测如(图八)所示，具有较大市场占有率的CF卡和MS卡，2003年后将逐渐由SD卡及MS卡所取代。主要的因素就是迎合可携式产品的方便性与小型化。据此，一场记忆卡小型化的大战由此揭幕。如SD Card Association宣布将在2003年第二季末或第三季初上市一种适合手机使用，如邮票般的较小快闪记忆卡。又如，由Olympus与Fuji Photo Film所共同发表之世上最小的快闪记忆卡XD-Picture卡，以及去年11月由Hitachi开始销售的RS-MMC卡等，都指向小型化将成为记忆卡产品未来发展的趋势。

此外，针对行动多媒体及大容量记忆卡应用的普及，将衍生出更多日新月异的产品，如(图九)所示，数位相机的画素将可因记忆卡容量的不断提升而加大，MP3音乐拨放机可拨放内容的时数也因而加长。此外，在行动电话方面，传统只能传递语音功能的2G行动电话，拜可携式记忆体容量的提升之赐，结合数位相机及PDA的功能衍生多样附加价值的产品，如智慧型手机、数位相机手机以及具3G功能的手机等等。因应这个趋势的演变，附加价值的庞大利润以及以量制价的带动下，未来每单位MB记忆容量价格亦将随之大幅下降。如图九显示，随着产品对记忆容量需求的与日俱增，单位MB的记忆容量价格将由＄0.5/MB一路下滑到＄0.1/MB。

堆叠构装技术在MMC/SD记忆卡产品之应用

堆叠构装技术可分为3类，一是晶圆对晶圆的构装，其方法是在晶圆上穿孔并作上电极，晶圆上的线路与此电极接通，并藉由此电极与上下层之晶圆作电连接。此一堆叠的技术涵盖设计、晶圆代工及构装业者，不但整合不易、技术层次太高，量产化亦有困难；目前有ASET科技、Tru-Si科技及日本东北大学等投入。

二是晶片对晶片的堆叠方式，有以打线（wire bond）作电路连接的堆叠，还有利用覆晶（flip chip）接合做堆叠的​​方式，以及利用打线及覆晶混合作电路连接的堆叠，也有将接点导引到晶片边缘，再于晶片的侧边作电路连接的堆叠，如CVI及IRVINE SENSOR所发展的堆叠构装产品；此一堆叠的技术可由bumping厂及构装业者制造量产。第三是构装对构装的堆叠方式，只要设计得当，直接交由SMT业者或由构装业者自行组装便可量产。这3类之堆叠构装技术,与构装对构装的堆叠方式制程最简单,成本也最低。

记忆卡内所使用堆叠技术，由于外观尺寸的限制，大多属于晶片对晶片的堆叠方式。如(图十)及(图十一)显示，CF卡、PC卡及MMC卡使用晶片对晶片的堆叠方式。一般来说，记忆卡内有NAND型快闪记忆体、Controller及被动元件，且大多以COB的制程进行组装。 (图十二)为MMC卡之组装尺寸示意图，可看出在不到1mm厚度的空间上放入两个以上的构装元件，在低成本的考量下是有其困难的。而其组装的结构如(图十三)所示，有整体以transfer molding封胶的方式，也有部份transfer molding封胶部份COB点胶的方式，但堆​​叠的部份，皆为NAND型快闪记忆体。

MMC卡线​​路布局分析

就整个MMC卡的线路布局来分析，MMC卡对外共有7个接脚，其存取的模式分MMC mode及SPI mode两种。第3到第6接脚为电源、接地及clock脚固定不变，只有第1、第2及第7接脚依不同存取的模式而有所不同；如(图十四)。就MMC mode来说，第1接脚为NC脚，第2脚负责指令的双向传输，第7脚负责数据的双向传输。SPI mode则所有I/O皆为单向的传输功能，第1脚负责启动MMC卡、第2脚负责向内输入资料及第7脚负责向外输出资料，这7根接脚分别接到Controller ，因此，Controller的选用将决定不同存取的模式。另外，Controller的I/O上都有数目不一的CE pin。 CE Pin的多寡将决定controller可连接的快闪记忆元件个数。如国内某家controller的制造商所提供之66接脚的controller，其中两个接脚分别为NCE0及NCE1，可知此MMC卡内将可堆叠2个快闪记忆元件。同理，若Controller的I/O上可提供4根CE pin，该MMC卡内将可堆叠4个快闪记忆体元件。

(图十五)显示4颗记忆容量为64M×16的快闪记忆体元件，堆叠成一颗构装元件的实体图。其I/O PIN脚如(图十六)所示，组装后对外的接脚CEA～CED将分别将接到Controller的I/O上的4根CE pin。其功能图如图十九之右图所示，堆叠构装元件的的记忆容量可达4GB。就SD卡来说，SD卡之外观尺寸与MMC卡之外观尺寸相近，不同处如(图十七)所示。 SD卡之厚度为2.1mm，较MMC卡之1.4mm厚，故一般之MMC卡可使用SD规程之插槽，但SD卡则无法使用MMC规程之插槽。此外，IO PIN也有所不同，如(图十八)所示，SD卡比MMC卡多了第8及第9个IO PIN，其存取的模式亦分SD mode及SPI mode两种。

就SD mode来说， SD卡比MMC卡，多了3个DATA LINE，从PIN_7到PIN_9分别代表DATA PIN0到DATA PIN2，而PIN_1代表DATA PIN3。 PIN_2到PIN_6的功能与MMC卡相同。这4个并列式的DATA LINE，使得SD卡比MMC卡的资料存取速率快约4倍。就SD卡的SPI mode来说，则除了8,9PIN为NC外，每根IO PIN的功能与MMC卡相同。因此，SD卡在堆叠构装方面的应用类似于MMC卡。

《图十　CF/PC卡之晶片堆叠示意图〈资料来源:Hitachi〉》

《图十一　MMC卡之晶片堆叠示意图〈资料来源：Hitachi〉》

《图十二　MMC卡之尺寸示意图〈资料来源：Amkor〉》

《图十三　MMC卡组装示意图〈资料来源:Amkor〉》

《图十四　MMC卡之功能图〈资料来源：Hitachi〉》

《图十五　4颗快闪记忆体堆叠之构装图〈资料来源：IRVENE SENSOR〉》

《图十六　4颗快闪记忆体堆叠功能图〈资料来源：IRVENE SENSOR〉》

《图十七　SD卡与MMC卡外观尺寸比较图〈资料来源：Toshiba〉》

《图十八　SD卡与MMC卡IO PIN比较图〈资料来源：Toshiba〉》

堆叠构装在MCP产品之应用

所谓MCP产品的定义，是指两种以上不同功能之IC堆叠成为一个构装元件；较常看到的应用如行动电话使用的SRAM与Flash的堆叠产品，前者主要用于系统的操作，后者则用于程式码（Code Storage）的储存。目前行动电话大多采取SRAM与Flash堆叠封装的方式，以减少所占空间来迎合体积缩小的趋势；这种堆叠封装的方式，能提供行动电话更多加值型的数据服务，例如蓝芽无线传输、全球定位系统以及影音串流服务等等附加功能的内建。因此，各大记忆体厂商针对行动电话的COMBO产品，纷纷采堆叠构装的方式一并出售，未来仅生产flash记忆体的厂商，恐将不易切入行动电话市场。复合记忆体容量、驱动电压及堆叠构装的大小，为这类产品3个主要的卖点；制造商整理如(表二)所示，其Flash的容量最大64Mb而SRAM的容量最大16Mb，故复合记忆体容量最大为80Mb。

日前，由SHARP推出号称复合记忆体容量（144Mb）最大且构装的体积最小的COMBO产品，乃是由128Mb的Flash及16Mb的SRAM所构成，其构装型式为72 pin FBGA，构装大小8 ×11×1.4mm，驱动电压1.8V。 (图十九)显示由Flash及SRAM所堆叠之COMBO产品，乃为晶片对晶片的堆叠方式；其功能图如(图二十)显示，I/O PIN的共用可分4个部分。第一部份是接地PIN，第二部份是COMMAND PIN的/WE及/OE，第三部份是DATA PIN（DQ0～DQ15），第四部份是A0～A17的Address PIN。其他的I/O PIN则依元件本身的特性需求各别拉出。 Flash＋SRAM产品接脚之功能定义则可归纳如下，第一是使用堆叠技术的IC元件，输出的IO数必须一致，如16位元的Flash需配16位元的SRAM。第二是随机存取的架构必须一致；如使用具有Address pin之SRAM或DRAM时必须配用NOR型的Flash。第三是Flash与SRAM的电源输入接脚必须分开。

其次，就行动通讯产品而言，堆叠构装的方式不但可以减少零件所占据的空间，因为元件本身之间的连接距离缩短可​​使传输速度提升。如(图二十一)所示，为一Flash加SRAM加FCRAM之IA产品的堆叠构装示意图。其中，晶片1为Flash乃利用覆晶的技术与基板作接合，晶片2亦为Flash，堆叠在晶片1上并以Wire Bond与基板作接合，晶片3与晶片4为SRAM与FCRAM依序堆叠在晶片2上，并以Wire Bond与基板作接合。(图二十七)显示FLASH+SRAM+FRAM产品之功能图,如先前所归纳每个元件都为16位元架构、都有Address PIN且供给电源脚亦都分开。

《图十九　Flash＋SRAM堆叠构装〈资料来源：Mitsubishi〉》

《图二十　Flash＋SRAM功能图〈资料来源：Toshiba〉》

《图二十一 Flash+SRAM+DRAM堆叠构装〈资料来源:Toshiba〉》

结语

数位无线通讯产品在多媒体化的带动下，消费者对记忆储存装置的高容量及小型化的需求将永无休止。除了微缩制程技术的不断提升外，轻薄短小的构装技术将是不可或缺，而堆叠构装的技术正是实现高密度构装及小型化最适切的SiP（System in Package；系统级封装）技术。虽然，各种记忆体嵌入式的SoC产品不断地推出，但是对高记忆容量的产品而言，堆叠构装的SiP技术仍是最具成本效益的选择。至于讲求高速存取方面的产品，则仍需视系统供应链是否成熟而定；一旦嵌入式的记忆体具有较低之成本时，记忆体便自然嵌入SoC产品内，否则堆叠技术在记忆产品方面的应用，尤其是复合记忆体方面之应用，应具有无可取代之地位。

（作者任职于钰桥半导体）