根据摩尔定律(Moore's law),当元件的几何持续的缩减,设计积体电路(IC)所面临的挑战将持续成长,深次微米(UDSM)的制程也将逐步成形。这样的趋势衍生了信号完整性(Signal Integrity)的问题,例如耦合电容及互连电阻的增加、更高的电流密度与电压的降低。如果在设计IC的时候没有把这些因素考虑进去,将造成性能的降低、可靠性的问题,甚至功能上的错误。
为了解决信号完整性的问题,在Implementation及签核(Sign-off)的每个阶段重新定义实体互连的布局技术及驱动器的模型是必要的。在设计的过程中包含合成、布局、绕线及签核,都必须同时进行最佳化来解决时序,面积、电压及信号完整性的问题,让这解决方案能够收敛以达到设计上的目标。传统的IC设计技术已经无法达到这样的需求,新的设计方法必须能够准确的量测现今深次微米IC设计中金属层中电气及实体的特性,这样才能解决信号完整性的预防、侦错、分析以及签核。
...
...
另一名雇主 |
限られたニュース |
文章閱讀限制 |
出版品優惠 |
一般使用者 |
10/ごとに 30 日間 |
0/ごとに 30 日間 |
付费下载 |
VIP会员 |
无限制 |
25/ごとに 30 日間 |
付费下载 |