双倍速率 (DDR) SDRAM (JEDEC 标准JESD79 和 JESD8-9 [1])是一种新型的 SDRAM (单个数据随机存取内存) ，它具有优异的性能(数据存取速率为266MHz，而SDRAM是133MHz)、功耗低；与其它储存技术相比，它的价格又很有竞争力，所以在桌面计算机和便携计算机中的应用愈来愈多。与以前的SDRAM技术相比，这种访问速度很高的组件需要一种新的、更加复杂的电源管理方案。

本文将讨论DDR-SDRAM内存对电源的要求，介绍在静态、瞬时以及在待机状态时对电源的要求，并讨论了其它的功率管理方案。此外，本文也介绍了用于DDR-SDRAM内存的电源管理技术的发展趋势。

DDR内存的电源管理的结构

《图一 用于DDR内存的电源结构》

(图一)所示是用于DDR内存的电源管理方案。在DDR内存中，输出缓冲器是一个推挽电路，而输入接收电路是一个差动电路，它需要一个基准电压作为偏置电压 VREF，电压数值为电源电压VDDQ的一半，因而在输入端需要有一个能够供给并且吸收电流的终端电源。这是它与PC主板上其它总线终端电源的不同之处。特别是用于把CPU连接到内存控制中心(MCH)之类的前端系统总线(FSB)的终端器，它只需要能够吸收电流，因为它只针对正电源线的终端。所以，这种DDR的VTT终端电源不能够使用以前的VTT终端电源，因而需要设计新的电源。

在DDR内存中，逻辑闸的电源电压是2.5V。如图一所示，在芯片组的输出缓冲器与存储模块上相应的输入接收电路之间，可以看到有一根连接线，需要使用合适的终端电阻器RT 和 RS。当所有的阻抗，包括输出缓冲器阻抗，都考虑在内时[2]，每根终端线吸收或者送出去 ±16.2mA的电流(根据新提出的 JEDEC修正版，这个数字略高于以前根据2000年6月的JESD79修订版的数字±15.2mA)。

如果系统中的发送电路与接收电路之间的连接线比较长，可能需要在连接线的两端都使用终端电阻，电流也就增大一倍。

DDR逻辑电路需要的VDDQ为2.5V，电压的精度为 ±200mV。由于存在噪声，需要留有一定的余量，为此，要求DDR内存的终端线路的电源电压VTT跟随V DDQ ，它必须等于V DDQ/2，也就是大约为1.25V，精度为 ±3%。最后，基准电压VREF必须等于VTT，准确到+40mV。我们要求VTT跟随V DDQ，加上要求VTT能够吸收和供给电流，这些要求对用于DDR内存的电源提出了独特的挑战。

吸收电流的最坏情况

VTT终端电源

假设一个存储容量为128MB的内存参数为：

● 总线宽度：128位

● 数据控制位：8

● 屏蔽位：8

● VCC位：8

● 地址线：40 (两组地址线，每组为20条)

以上总共是192条线。

每条线消耗电流16.2mA，那么消耗的最大电流是192×16.2mA=3.11A。

VDDQ电源

在VTT吸收电流的阶段，VDDQ供给电流。VDDQ的电流只有一个极性，最大数值等于VTT的最大值，即3.11A。

平均功耗

一个容量为128MB的存储系统一般由8 ×128Mb器件组成，消耗的功率平均为990mW，其中不包括VTT电源[3]。那么，从VDDQ 吸收的平均电流IDDQ为：IDDQ = PDDQ/VDDQ = 990mW/2.5V=0.396A。

同样地，终端阻抗的平均功耗PTT为660mW [1]。从VTT 吸收的平均电流ITT为：ITT =PTT/ VTT=660mW/1.25V=0.528A。

最后，VREF的电流IREF选择得相当大(＜5mA)，以便电源呈现很低的阻抗，使它具有很好的抗噪音能力。

简而言之，一个128MB的DDR存储器的电源管理系统的静态参数为：VDDQ等于2.5V，它供给的IDDQ的平均值为0.396A，最大电流为3.11A；VTT 等于 VDDQ 的一半，即 1.25V， 它供给或吸收的平均电流ITT等于 0.528A、最大值是3.11A；VREF 等于 VDDQ 的一半，即 1.25V，IREF等于5mA。

除了为终端负载电阻供电外，如果VDDQ还为其它负载供电，它的容量还应当相应地加大。

瞬时电压

关于DDR内存的主要技术规范JEDEC JESD79及JESD8-9规定，电压VTT必须等于电压VDDQ的一半，精度为±3%。这个精度应当包括线路在传送数据时，接在总线上的负载变化所引起的电压瞬时。然而，在评价用于VTT电源的电容器时有两点是必不可少的，但在上述技术规范中并没有提到。这就是IEDEC规范没有讲到VTT必须跟踪VDDQ的频带宽度，也没有规定负载变化引起VTT中的最大瞬时电压。

实际上，这些规范的本意是扩大噪声的容许范围。因此，技术规范并没有强制规定VTT必须一直跟踪VDDQ/2，VTT跟踪VDDQ/2的频带越宽，系统的性能就越好。由于这一缘故，人们希望用宽带带的开关式转换器来产生VTT。

对于VTT，负载的瞬时变化可以想象是从+3.11A跃变为-3.11A，也就是从供给电流骤然变成吸收电流。这个电流阶跃的幅度为6.22A，而容许电压波动的范围为40mV，这就要求输出电容器的等效串联电阻只有7mΩ。然而，从实际考虑，有两个因素可以将这个要求略为放松一些。第一是，实际的DDR内存并不是真的吸收3.11A的电流，实际测量表明，吸收电流典型数值是在0.5A到1A的范围。第二是，从吸收电流到供给电流的这个变化过程是很快的，它是如此之快，以致转换器感觉不到这个变化。

从最大正电流变成最大负电流，也就是说，总线全部从“1”变成“0”，并且保持在这样的状态一段时间，这段时间等于转换器频带宽度的倒数，它在10μs的数量级，而总线的工作速度为100MHz，那么，这就是保持在这个状态达1000个时钟周期。实际上，用于VTT的电容器只要求等效串联电阻为40mΩ。

待命状态

DDR内存支持待命状态。处在待命状态时，内存所存储的内容不变，但是其地址线为停止的。当笔记本计算机处于待命状态时，就可以看到这样的情形。在待命状态，内存芯片不进行数据交换，所以VTT总线电源可以关掉以节省电能。当然，VDDQ必须保留，以便存储器保存其中的数据。

用线性稳压器还是开关稳压器？

前面讲过，DDR存储系统的平均功耗是PDDQ = 990mW、PTT = 660mW。总共是PTOTDDR = 990 mW + 660 mW = 1650mW。而类似的SRAM存储系统消耗的功率是2040mW[3]。

如果用线性稳压器作为VTT电源，那么PTT电源效率为50 %，这是因为比值Vout/Vin = VTT/VDDQ = 0.5。这表示，在VTT稳压器中多损耗了660mW的功率，于是平均总功耗增加到1650 + 660 =2310mW。这个数字超出了SDRAM的功耗。这就把DDR存储器的优点一扫而空，而DDR存储器的优点正在于它的功耗低。

就PDDQ而言，功耗低的优点主要是因为VDDQ仅仅2.5V，而普通的SDRAM是用3.3V。然而，在典型的PC环境中，已经有3.3V电源，但是没有2.5V电源，需要在主板上产生2.5V电源。所以，除非是用一个高效率的稳压器来形成VDDQ，我们又会失去DDR存储器的功耗低的优点。

所以，人们愿意使用开关稳压器作为DDR存储系统的VDDQ和VTT电源。

将来的发展趋势

在今后几个月中，很大部分桌面计算机将开始使用DDR内存，紧接着是笔记本电脑。用户需要内存的容量越来越大，这是因为应用软件愈来愈大。这是多年来的发展趋势。现在使用Intel微处理器及其它微处理器的主板系统，已经有大量的DDR内存，有一些系统中的DDR容量高达16GB。为这种内存供电，对DDR内存的低功耗的要求仍嫌不够低。正是因为这个缘故，人们在在制定DDR-II存储器的技术规范。它将在2至3年内面世。看来DDR-II内存的VDDQ电压将来会降低到1.8V，而VTT及VREF则下降到900mV。

(作者任职于快捷半导体)

＜参考文献

[1] JEDEC STANDARD JESD79, June 2000 and JESD8-9 of Sep.1998.

[2] DDR SDRAM Signaling Design Notes; Micro Linear and Micron Technology; April 1999.

[3] DDR DRAMS Pare Down Power for Laptop, Ling Ling Wang and Philip Leung of Acer Labs; Farhad Tabrizi of Hyunday Micro Electronics; July 2000; Portable Design.＞