《圖一》 - BigPic:552x405

隨著科技的日新月異，CPU在速度上不斷發展，其電源規範也由VRM8.4(電壓穩壓模組8.4版/Voltage Regulator Module 8.4版)、VRM8.5、VRM9.0、演進到最新的VRM9.2。其功率消耗及電壓的變化，大致上還是遵循莫爾定律(Moor's Law)。

P＝K N C V F

P：功率消耗(Power Consumption)

K：CPU電晶體有效使用係數(Utilization Factor)

N：CPU內的電晶體總數(Total Number of Transistors in a CPU)

C：每個CPU內電晶體的等效電容值(Capacitance Per Transistor)

V：CPU的運轉操作電壓(Operating Voltage)

F：CPU的時鐘脈衝頻率(Clock Frequency)

其中VRM8.4、VRM8.5、VRM9.0等CPU電源(Vcore)規範已行之有年，本文將不再贅述。本文將就VRM9.2所帶來的新規格及衍生的CPU電源新課題作進一步討論，更重要的是我們也將提出解決之道，供讀者作為參考，幫助讀者能以最低的成本設計出可符合VRM9.2 規範(Specification)的CPU電源(Vcore Solution)。

《圖二》 - BigPic:576x446

VRM9.2規範的特點

(圖一)所述為供給Willamette CPU的VRM9.0規範，(圖二)所述為供給Northwood CPU的VRM9.2 規範，VRM9.2與以往的VRM9.0不同點有：

1.下降負載線(Droop Load Line)：VRM9.2以每安培CPU電源電壓下降1.5mV的斜率(1.5mV/A)，形成一條線性斜率的下降負載線，使CPU電源輸出電壓隨CPU電源電流增加而下降，這是VRM9.0 所不需要的。

2. VID ~ VID－50 mV的限制，無論穩態(Static)或動態(Transient)。

3. CPU電源電流需達69A。

《圖三》 - BigPic:720x540

VRM9.2規範帶來的挑戰

上述可知VRM9.2 規範比VRM9.0更嚴格，更不容易符合規範，其帶來的挑戰有下列六點：

1.非常嚴緊的穩壓率，並且需有下降負載線特性(需要使用精準的電壓位準設定)。

2.大的CPU電流需求及重的暫態電流變化(必須使用電流控制型控制器(Current Mode Controller))。

3.CPU過熱半載功能(Thermal Throttling)。

4.印刷電路板(PCB)空間的限制。

5.對VRM溫升的冷卻限制。

6.VRM相與相間的電流平衡(Phase Current Balance)。

基本上這六點新的挑戰，穩壓控制器(VRM Controller)必需精確掌握輸出電流的訊號，控制器(Controller)才能完成。

《圖四》 - BigPic:581x441

@控制器的種類及其優缺點

市場上的控制器，依其偵測輸出電流的方式大體上分為三種：

1. 輸入精密晶片電阻型偵測方式，如(圖三)。

2. 輸出電感等效內阻(DCR) 偵測方式，如(圖四)。

3. 場效應電晶體(MOSFET)等效內阻(Rds-on)偵測方式，如(圖五)。

以上三種控制器的優缺點分析如(圖六)，以輸入精密晶片型電阻偵測雖需增加微薄的額外成本(美金0.1至0.15元)及微小的功率損失(0.3W)，但其可得到最準確的輸出電流訊號，此對這些挑戰能輕而易舉的完成，以整體的成本而論，輸入精密晶片電阻偵測方式成本最低，且其整體表現最佳，無論是第一點的嚴緊穩壓率、 第二點的暫態響應(Transient response)、第三點的CPU過熱半載響應(Thermal Throttling 及第六點的相對相間的電流平衡，都有最完美的整體表現。圖三所示為輸入精密晶片電阻的偵測方式，因其利用同一個電阻作為偵測電流的訊號，可達最好的相間電流平衡，因其為精密的電阻，可達最精準的電壓位準設定(Voltage Position)，及即時週期的電流訊號迴授(Cycle-by-Cycle Current Feedback)，當CPU作過溫降載(Thermal Throttling)時，能及時反應達最佳化，反觀(圖四)、(圖五)，則有相當多的缺點，其缺點讀者可參閱(圖六)，將不在此贅述。

《圖五》 - BigPic:576x432

電源控制器降低輸出電容的方法

CPU電源控制器(Vcore Controller)取得精確的CPU電源電流信號迴授，在實質上如何省下價格昂貴的輸出電容呢？讓我們細說如下，(圖七)所示，CPU的動態電流(Transient current)變化，使CPU電源電壓突然往下掉，這即是動態響應(Transient Response)之CPU電源電壓變化，簡言之，CPU電源電壓掉下的量與動態電流(Imax－Imin)成正比，與輸出電容的等效內阻(ESR)成反比，Vdroop = ESR(Imax－Imin)。而(圖八)說明精準電流迴授(Current feedback)的方式可得到最大的動態電壓容許值(Vdroop Voltage Allowance)，虛線所示是最佳化的上漂及下掉(Offset & Drooping)的設定，下掉(Vdroop)動態電壓的容許值達到最大；換言之，可用最少量的輸出電容(Vdroop = ESR(Imax－Imin))，而紅線及綠線所示，為輸出電流迴授信號不夠精確，上漂及下掉位準的設定，僅為虛線的一半左右，Vdroop(紅線) =1/2 Vdroop (虛線)=ESR/2(Imax－Imin)。換言之，不夠精確的CPU電源電流信號，將使設計者花將近兩倍的成本在輸出電容上。

(圖九)是以Willamette CPU為例，最佳化的上漂及下掉位準的設定是上下各留20mV 空餘(Head-Room)，所以電壓下掉的容許值為130mV(170－20－20)。(圖十)所示，以三種不同精確度的電流信號偵測方式所需輸出電容成本，作一簡單的比較，可明顯看出，偵測方式越精準，所需的輸出電容成本越低。

《圖六》 - BigPic:578x441

VRM9.2挑戰CPU過熱半載功能

VRM9.2另一個重要的挑戰是CPU過熱半載功能，如(圖十一)所示為電壓型控制器(Voltage Mode Controller)在CPU過熱半載功能時的表現，可明顯看出，因其不是即時週期電流迴授，其電流迴授訊號(Current Feedback Signal)約有20us的延遲，當CPU動態電流電流產生後，CPU電源電壓馬上掉下(Droop)，因電壓型控制器其電流訊號延遲送到控制器(Current Signal Delay)，控制器尚未得知電流信號，故控制器會使掉下的CPU電源電壓恢復到原始值，當控制器收到電信號後，才將CPU電源電壓 電壓往下作下降的動作；簡言之，電壓控制型控制器對動態的下掉(Transient Droop)反應約有近20us的延遲，如果CPU的過熱降載頻率是100K HZ，則會有過衝(Overshoot)的情況。如(圖八)之右圖所示。而精準的電流型控制器(Current Mode Controller)能即時掌握輸出電流變化，即時對CPU電源作下掉的動作，如(圖十二)、(圖十三)。而精確的電流迴授訊號，亦使CPU電源之下斜負載線非常線性。

《圖七》 - BigPic:555x407

設計電流型控制器注意要點

電流型控制器設計方式的缺點，除了增加極微小的成本外，其線路佈局VRM9.2 規範上亦比較敏感(Sensitive)，之所以線路佈局比較敏感是因電流訊號僅數毫伏(mV)，在CPU電源級(Vcore Stage)有大電流作變化，故較易受干擾，但只要設計者掌握下列幾點，必能讓你的設計百分之百穩定工作：

1. 注意(圖十四)所圈之方塊是較易受干擾的部份。

2. 將大電流流動路徑置於上層(Top Side)及內層第一層(Inner 1)如(圖十五)。

3. 利用內二層的地層(Inner 2 GND)作隔離，使底層(Bottom Side)成為不受干擾的訊號層。

4. 將電流迴授訊號及電源電壓迴授訊號(Vcore Feedback)的路徑置於最底層以防止雜訊干擾，並使電源電壓迴授訊號近測試點 (AC14/AC15)，如圖(十六)。

只要掌握上述四點，必能將電流型控制器設計到最佳化。

《圖八》

《圖九》