搜尋

會員登入

搜尋

導覽

會員

imec展示首款3D電荷耦合元件 鎖定AI記憶體應用

瀏覽次數:936

比利時微電子研究中心(imec)在2026年IEEE國際記憶體研討會(IMW)上,發表了全球首款實現3D設計的電荷耦合元件(CCD)記憶體元件,該元件搭配氧化銦鎵鋅(IGZO)通道。這款3D CCD功能元件在由三條字元線組成的堆疊內進行穿鑿,形成多條垂直的記憶體區塊,作為相位閘極。


閘極之間的電荷遷移(用來組成位元)可以實現4MHz以上的傳輸速度。在3D NAND快閃記憶體結構內製造這種CCD元件的可行性不僅確保製造符合成本效益,還能達到超越動態隨機存取記憶體(DRAM)的超高位元密度。因此,區塊可定址的3D CCD元件成為具備AI應用潛力的開放式高速互連協定CXL Type 3緩衝記憶體,其設計目標是透過高頻寬CXL交換器來傳輸大容量的資料區塊到多顆處理器。



圖一 :   (a)基於三條字元線設計的3D CCD結構示意圖包含底層閘極(BG)、中間閘極(CG)與頂層閘極(TG),以及底部的源極(S)與頂部的汲極(D);(b)穿透電子顯微鏡(TEM)截面圖顯示這三層閘極的字元線間距為80奈米。
圖一 : (a)基於三條字元線設計的3D CCD結構示意圖包含底層閘極(BG)、中間閘極(CG)與頂層閘極(TG),以及底部的源極(S)與頂部的汲極(D);(b)穿透電子顯微鏡(TEM)截面圖顯示這三層閘極的字元線間距為80奈米。

AI對記憶體的需求不斷增加,持續帶給DRAM記憶體技術嚴峻考驗,維持每位元成本的發展趨勢也越來越難。為此,記憶體產業探索更經濟高效的替代記憶體方案,為滿足AI特定的負載需求增添生力軍,與DRAM和基於DRAM的高頻寬記憶體(HBM)相輔相成。同時,新型記憶體介面興起,在使用主記憶體資源方面,可以達到比傳統雙倍資料速率(DDR)匯流排還高的效率。開放式高速互連協定CXL就是其中一例,該記憶體協定透過高頻寬CXL交換器來提供多顆處理器大容量的可用記憶體池。這些所謂的CXL Type 3緩衝記憶體規格有別於DRAM,為導入新型記憶體技術提供絕佳契機。


2024年,imec提出了利用氧化銦鎵鋅(IGZO)通道來設計3D CCD元件的概念—有望用來開發CXL Type 3緩衝記憶體應用,當時也在一款2D概念驗證元件展示了記憶體運作。imec儲存記憶體研究計畫主持人Maarten Rosmeulen表示:「這款CCD元件可以整合在3D NAND快閃記憶體串列架構內,展現用作緩衝記憶體的發展潛力,而這是實現可擴充高位元密度最具成本效益的方法,位元密度預計會遠超過DRAM極限。我們現在透過三條字元線組成的結構,首次展示一款3D功能元件,其垂直IGZO通道的尺寸可與3D NAND媲美,相當於記憶體區塊的直徑落在80-120奈米。」


在這款3D元件中,CCD暫存器或稱為串列全都整合到垂直對齊的插孔內,這些插孔透過一種借鏡3D NAND技術的打孔填充製程來貫穿該堆疊。橫向的字元線發揮閘極的功能,控制每個串列內的位元串。這些位元的基礎是電荷,可以透過脈衝電壓操作以串列的形式在閘極之間傳輸和儲存。


Maarten Rosmeulen補充說明:「在超過4MHz的傳輸速度下,我們成功維持該IGZO垂直通道的電荷轉移可靠度。測量結果顯示,每次轉移的電荷數量達到數千個,在實際的記憶體應用中,這樣的數量對單一位元甚至是多位元的資料儲存來說已經足夠。不同於以位元組為定址單位的DRAM,我們開發的3D CCD元件專為區塊級的資料存取設計,更適合用於現代的AI工作負載。這些研發成果搭配無上限的耐久性、持久的資料保留時間(透過IGZO通道材料來實現)與低電壓運作(因為記憶體本身以電荷為基礎來運作),進一步推動這項3D CCD技術邁向緩衝記憶體應用的發展。我們目前的研究專注在增加字元線的數量,並改良這款3D CCD緩衝記憶體的讀取階段。我們已準備好攜手產業夥伴來進一步開發這項3D CCD元件技術,並充分展現該技術的AI記憶體應用潛力。」


Card Image

基於dsPIC33A DSC的小型感測器/致動器ECU搭配MICROSAR IO示範應用程式

dsPIC33A數位信號控制器(DSC)系列結合來自Vector Informatik GmbH的輕量級軟體基礎層MICROSAR IO,為小型且對成本敏感的電子控制單元(ECU)提供了最佳化的平台。這種協同效應為汽車供應…

dsPIC33A數位信號控制器(DSC)系列結合來自Vector Informatik GmbH的輕量級軟體基礎層MICROSAR IO…