台积电19日宣布，领先业界推出覆晶封装(flip chip packaging)的关键技术--晶圆凸块（wafer bumping）制程，以提供客户更完整的专业集成电路制造服务，为客户创造更高的附加价值。这项新制程已于民国八十九年十一月正式开放给客户使用，并在最近通过全球可程序逻辑组件(programmable logic device)领导厂商美商Altera公司的认证，正式进入量产阶段，满载产能预期将可达每月15,000片八吋晶圆。

台积电策略服务营销处副处长王硕仁表示，为了达到系统单芯片(system-on-chip）高度整合的设计要求，除了发展半导体制程技术外，封装与系统接口的配合也都是关键因素。IC设计工程师致力于利用覆晶式封装(flip chip packaging)，以缩减晶粒尺寸，增加更多输入/输出组件(I/O)脚数，来进一步提升芯片的整体效能。其中能有效整合I/O的锡铅凸块制程，是覆晶技术能否成功导入封装接合的重要条件。

Altera封装处资深处长Vincent Wang表示，经过一连串的测试与发展，该公司相信台积公司已经掌握了令人信赖的晶圆凸块技术，协助Altera的产品率先采用高度整合的覆晶封装技术。此次的成功再度证明，双方在先进技术发展上的合作，不仅能为半导体产业带来更进步的技术解决方案，同时也能替彼此创造领先的竞争优势。

台积电在去年十一月开放八吋晶圆锡铅凸块（solder bumping）服务，成为全球第一家提供覆晶封装的专业集成电路制造服务公司，服务项目包括晶圆凸块、后凸块晶圆针测(post-bumping wafer sort)、埠端焊垫重布(I/O pad redistribution)、集成电路仿真软件服务(spice models simulation)以及后段封装外包支持管理。藉由全方位的质量管理系统，台积公司提供客户「一次满足」（ one-stop）的封装服务，不仅能协助简化制造流程，并同时创下业界最短的生产流程周期。有兴趣进行芯片设计验证的客户，可以使用台积公司已经上线的0.13微米锡铅凸块CyberShuttle服务。