据Digitimes报导，随着晶圆先进制​​程的费用与技术门槛越来越高，再加上数位逻辑晶片已经出现供过于求、市场中的恶性价格竞争越演越烈，小型IC设计业者未来在发展上将面临的障碍可能会越来越多。

该报导指出，以往小型设计业者总会利用较大厂再高一阶的制程技术，生产出更具成本竞争力的晶片，借以在市场上争取到生存空间，但在0.18微米以下的高阶制程费用以等比级数跳升后，高阶制程的可利用性已明显不较以往容易。设计业者表示，以0.18微米制程为例，即使采用共乘光罩（shuttle bus）的较便宜模式来试产，光罩及制程等研发费用平均也得耗上新台币千万元，对业者来说风险太高。

此外，设计业者指出，由于纯数位（digital）逻辑晶片市场供过于求，市场已经陷入价格苦战，不少设计业者虽尝试将产品注入混合讯号（Mixed Mode；即Logic＋Analog）的新想法，但由于其中的类比技术无法有效事先模拟功能，只能靠事后的产品验证程序，以及工程师设计经验来改良情况下，其开发时间与费用更是加倍。

设计业者亦指出，目前国内设计业者真正应用0.18微米制程的晶片，其实仍屈指可数，在主力产品线普遍还在应用0.25及0.35微米等成熟制程的同时，大型与小型设计公司的晶圆议价能力，其实已提前为最后产品分出高下。小型设计公司若未能寻求更新的出路，未来生存空间可说越来越有限。