电子设计商益华电脑(Cadence Design Systems) 宣布推出Cadence Verisium人工智慧(AI)驱动的验证平台，是一套利用大数据和AI优化验证工作负载、提高覆盖率，并加速根本原因分析的应用程序。Verisium平台建立在Cadence整合型企业数据和A平台(简称JedAI) 之上，并与Cadence 验证引擎自然整合。

Cadence指出，随着SoC复杂性的不断提高，验证已成为系统上市时间的关键，通常比任何其他晶片工程任务消耗更多的运算和人力资源。Verisium平台的发布代表了从EDA中的单运行、单引擎演算法，转移到利用大数据和AI优化整个 SoC 设计和验证中多引擎的多次运行演算法的世代交替。

采用Verisium平台，所有验证数据，包括波形、覆盖范围、验证报告和文件，都可汇集在 Cadence JedAI 平台中。此平台的机器学习 (ML) 模型与从这些数据中挖掘其他专有指标，并启用新的工具，从而显着提高验证效率。

借助Cadence JedAI平台，Cadence 能够在 Verisium AI验证中统一其在资料和AI 方面的运算软体创新，整合到 Cadence Cerebrus智慧晶片工具的 AI 设计实现和 Optimality智慧系统工具的AI系统分析。

Verisium平台中可用的初始应用程序套件包括：

Verisium AutoTriage: 构建机器学习模型，通过同源的多个测试故障进行预测与分类，帮助自动执行回归失效分类的重复性任务。

Verisium SemanticDiff: 提供演算法解决方案来比较 IP 或 SoC 的多源代码版本，并对版本进行分类，与哪些更新对系统行为的破坏性最大进行排序，有助确认潜在的问题点。

Verisium WaveMiner: 应用强大的AI引擎来分析多次运行的波形，并确认哪些讯号、时间最有可能代表测试失效的根本原因。

Verisium PinDown: 与 Cadence JedAI 平台和业界标准修订控制系统整合，以构建源代码更改、测试报告和log文件的 ML 模型，以预测哪些原始码check-ins最有可能导致错误。

Verisium Debug: 提供从IP 到SoC 以及从单次运行到多次运行的整体调试解决方案，通过波形、原理图、驱动程序追踪和SmartLog 技术提供快速、全面的交互式和後处理调试流程。Verisium Debug与 Cadence JedAI 平台和其他 Verisium 应用程序原生整合，支持同时自动比较通过和失败的测试，实现 AI 驱动的根本溯源分析。

Verisium Manager: 将 Cadence 的全流程 IP 和 SoC 级验证管理解决方案与验证计划、作业调度和多引擎覆盖原生导入 Cadence JedAI 平台，并将其扩展支持 AI 驱动的测试套件优化，进而提高运算场效率。Verisium Manager 可与其他 Verisium 应用程序整合，支持从基於浏览器的统一管理控制台交互式按钮部署完整的 Verisium 平台。

Cadence 资深??总裁暨系统与验证事业部总经理Paul Cunningham 表示:「AI和大数据正在改变我们的世界。Cadence为了在核心 EDA 业务中实现这一转变，我们必须构建能够跨多个运行和引擎进行优化的创新技术。透过 Verisium 平台，我们进入了基於 Cadence JedAI 平台的 AI 驱动验证的崭新时代。这新旅程正刚展开，我们的客户就已见证采用 Verisium 平台在验证生产力和效率方面有了显着进步。」

Verisium AI驱动验证平台是 Cadence 验证完整流程的一部分，其中包括 Palladium Z2 企业模拟平台、Protium X2 原型设计、Xcelium模拟、Jasper形式验证平台和Helium虚拟和混合Studio。Cadence 验证全流程提供了最高的验证生产力，让在有限的时间内使所投资的资源物尽其用，尽可能发现更多的错误和实现更多的溯源分析。Verisium 平台和验证全流程支持公司的智慧系统设计策略，从而实现卓越的 SoC 设计。