隨著電子裝置的輕薄短小設計越來越普遍，業界在開發產品時不僅要從機構設計、元件位置分布等方面下手，還要從散熱系統、電源節能等方面努力。然而，若能從元件本身的矽智財（IP）打好基礎，或許將可在產品設計上省下許多工夫。對此，法國的電子設計自動化（Electronic Design Automation，EDA）工具廠商Docea Power，便提出了旗下專門的解決方案，以協助業界從根本來改善系統的散熱與節能問題。

公司共同創辦人暨執行長Ghislain Kaisery在接受亞太記者團採訪時指出，Docea的總部是位在法國中部並有法國矽谷之稱的格勒諾布爾（Grenoble）地區，在這個地區中有五到七間EDA相關的廠商，而與半導體和晶片相關的業者也有百家以上，其中包括了世界知名的STMicroelectronics等。成立於二○○六年的Docea目前旗下約十六名員工，且都在法國總部工作。此外，專門從事散熱與節能領域的Docea，還與Synopsys等公司有著密切的合作。

即將朝亞太市場邁進

該公司共同創辦人暨技術長Sylvian Kaiser則表示，過去以來，業界在解決散熱與節能問題時，都是以特殊的封裝或半導體材料來降低這些問題，使得良率和成本都大幅攀升，因此，該公司的思維是以晶片設計的矽智財出發，從晶片設計的一開始就解決這一連串的問題，並且還能滿足全球對於環保、電磁干擾（EMI）的法規要求。而透過這種方式來從架構層級改善熱能與電能的問題，將可有效解決大約七成左右的系統瓶頸。

執行長Ghislain Kaisery補充說明，Docea的解決方案是把各種相關的事務，切割成次問題（sub-problems），像是電池、電源穩壓等，然後分別找出各個次問題裡的瓶頸與細節，並透過模式變更（model change）來研擬出新的模式，然後再把各種新的模式分割成軟體與硬體的部分來處理。由於Docea還和業界熟知的ESL工具相容，可以藉此讓開發廠商充分掌握電源消耗的情形。Docea的工具不僅是以傳統RTL/Gate-exploration的方式來呈現，還可提供優化的架構與情境展現功能。

今年將和IP供應商有更深入的合作

該公司銷售暨行銷總監Ridha Hamza在展示工具的功能時指出，過去的設計工具都有不夠直覺的缺點，而Docea的Aceplorer則可以讓開發廠商根據使用的需要，把畫面切割成不同的電源模式，如待機、通話、上網等，並藉此開啟或關閉某些電路與記憶體（如RAM），以提升系統整體的電力續航表現。至於其State Chart（狀態圖），則可用來掌握不同電路的使用情形，並藉此找出各種瑕疵（debug）。

此外，Ghislain Kaisery還提出了該公司的競爭優勢，他表示，過去以來有許多業者雖然都採用了不少業界知名的設計工具，但在面對節能與散熱問題上，都只能自行開發一些工具，來彌補過去EDA工具的不足之處。但這麼一來不僅耗費人力物力，也不見得能充分解決既有的問題。而且從平台的角度來看，也沒辦法和不同的客戶溝通（例如：SoC的廠商就無法充分掌握客戶在面對智慧型手機播放MP3時的耗電情形）。因此，這也就是Docea能夠何以能為業界帶來整合工具的利基點。

【柳林緯 法國格勒諾布爾採訪報導】