德州仪器(TI)公布其45奈米半导体制程细节。这种利用「湿式」微影制程的先进技术可将每片硅晶圆的芯片切割数目增加一倍，同时提高组件的处理效能并降低耗电。TI利用多种专属技术将其内含数百万晶体管的系统单芯片处理器带到更高的功能水平，不仅效能提升达三成，耗电更大幅减少四成。

TI表示，公司藉其芯片制造发展出一种高成本效益的制程，可用来生产移动电话处理器和DSP之类的45奈米产品，并满足效能、耗电与晶体管密度等要求。这不仅让客户提早获得速度更快、体积更小、耗电更少的产品，TI也能延续其利用高良率晶圆提供数百万颗芯片。

TI新制程也支持革命性的数字射频处理(DRP)架构，将数字射频功能整合到单芯片无线解决方案。这种以系统单芯片提供无线传送与接收功能的做法使TI得以运用其高效率的CMOS生产基础设施来减少系统总成本、降低耗电并节省电路板空间。TI 45奈米设计组件库的其它整合选项包括电阻、电感和电容等各种模拟零件，可将原本由不同零件提供的功能整合到同一颗系统单芯片。

TI发展出目前最小的45奈米SRAM记忆晶胞，它的芯片使用面积只有0.24平方微米，比迄今已公布的其它任何45奈米SRAM记忆晶胞组件缩小达三成。记忆晶胞通常是新制程技术的第一个应用对象，它能提供宝贵的数据帮助设计人员评估新制程用于完整系统单芯片后所能达到的晶体管密度。