(日本東京訊)半導體測試設備供應商愛德萬測試 (Advantest)推出新的功能「SmartShell」以延伸了旗下產品V93000的操作系統SmarTest的支援能力。此橋接軟體能讓V93000單一可擴充測試平台與電子設計自動化 (EDA) 環境直接溝通，後者包括來自西門子 (Siemens) 旗下事業體Mentor的Tessent Silicon Insight軟體。現在，EDA工具可以透過線上網路遠端連接測試機、傳送要執行的測試圖樣(Test Pattern)、修改，並且直接取得結果和系統錯誤資訊，而不用再經過層層格式轉換。

愛德萬測試V93000系統導入SmartShell軟體，直通測試平台、縮短型樣測試上線時間，實現先進晶片除錯與錯誤分析。(source:ELE Times)

傳統上，設計工程師要先設計出測試圖樣，然後從模擬環境進行SCAN、JTAG與BIST的驗証，並儲存成STIL格式。接著要把圖樣轉成特定測試格式，然後在測試機(ATE) 上執行，再把結果以STDF或TXT檔案的格式傳送回設計部門。整個過程可能十分耗時，尤其為新晶片設計量產測試圖樣時，往往需要往返好幾次。

SmartShell讓外部設計驗證工具或程式腳本能直接將圖樣發送至測試機，執行、蒐集結果，有需要的話還可以修正，全都只要透過一組簡單的指令便能完成，能支援多種腳本和程式語言。如此一來便能大大縮短新元件初始圖樣的測試上線週期，也使內部JTAG (IEEE 1687) 和其他可測試性設計 (DfT) 技術得以發揮強大的除錯和資料蒐集能力。

愛德萬測試V93000行銷副總Ralf Stoffels表示：「藉由建立從DfT到ATE之間簡潔而直接的路徑，我們能協助客戶用更少的時間了解日益複雜的元件。除了開發可應用於V93000的測試解決方案以外，我們的T6391產品團隊也正在為該平台研發類似的橋接軟體。與此同時，我們持續與EDA夥伴保持密切合作，目標是推出能滿足各大客戶需求的整合性解決方案。」

西門子旗下Mentor事業體Tessent產品家族資深行銷主任Brady Benware亦表示：「為了因應晶片測試上線的各種複雜問題，關鍵是與客戶、還有像愛德萬測試這樣的業界夥伴合作。將Silicon Insight與ATE-Connect延伸至愛德萬測試的V93000系統後，可將原本數週的晶片測試上線時間大幅縮短為數日。」

愛德萬測試與Mentor在5月14~15日於美國亞利桑那州斯科茨代爾 (Scottsdale) 登場的VOICE開發者大會，展示如何運用SmartShell軟體，連接Mentor的Tessent Silicon Insight工具和V93000測試機。