Altera公司宣布，Stratix V FPGA的Interlaken硅智财（IP）核心实现了与Cavium OCTEON多核心处理器的互操作。这一个成功的运作保证了芯片至芯片的前端互联，更方便OEM做出组件选择决定。

Cavium的解决方案和服务总监John Bromhead评论表示：「Altera灵活的Interlaken IP让我们能够迅速实现产品之间的互操作。利用这一个解决方案，我们的客户更有信心采用Altera FPGA和Cavium OCTEON处理器进行开发，这些组件将无缝地运作在一起。简单方便的互操作性也协助客户满足了严格的产品及时上市要求。」

Altera Interlaken IP核心能够在大传输量运作在峰值负荷下，支持实现高性能。其特性包括：

-20多个参数和设置，可非常灵活的调整系统性能，而且性能可扩展，支持互操作。

-数据速率和通路达到12.5G和x24通路

-提供标准和可订制的Interlaken IP核心

-可交付完全整合IP，包括MAC、PCS和PMA层。

-兼容Interlaken 1.2版的通讯协议定义

Altera产品营销总监Alex Grbic评论表示：「我们灵活的Interlaken IP核心让市场上的各种SoC、ASSP和ASIC组件接口能够立刻使用Altera FPGA。展示与Cavium OCTEON组件的互操作表明，我们提供了高质量的Interlaken IP，而且实现了我们对解决方案的承诺。」

Altera Interlaken IP核心非常适合用于存取、骨干以太网络和数据中心应用的数个Terabit路由器和交换器，这些应用要求IP可配置，以优化实现各种流量指针，并能够扩展到下一代平台。Interlaken IP包括Altera技术领先的收发器（PMA）、PCS和MAC层。PCS层在Stratix V和Arria V FPGA中得到了增强，进而协助客户节省了30%到50%的FPGA逻辑资源。Interlaken IP不但节省了资源，还透过了大量的仿真验证，能够可靠的运作在内部和客户平台上。