随着人工智慧（AI）、机器学习（ML）持续推高对於计算能力需求，架构於传统并行连结记忆体的云端计算和资料分析等工作，却因为处理器记忆体通道的限制，已经逼近效能提升的瓶颈。

Microchip推出用於资料中心的新型CXL智慧型记忆体控制器，协助新世代CPU优化应用工作负载

Microchip Technology Inc.今日宣布扩大旗下串列连接记忆体控制器产品阵容，推出基於Compute Express Link（CXL）的新型SMC 2000系列智慧型记忆体控制器，使CPU、GPU和SoC能够利用CXL介面连接DDR4或DDR5记忆体。

该解决方案可为每个核心提供更大的记忆体频宽和更高的记忆体容量，协助新世代CPU优化应用工作负载，进而降低资料中心的整体拥有成本。

低延迟SMC 2000 16x32G和SMC 2000 8x32G记忆体控制器针对CXL 1.1和CXL 2.0规范以及DDR4和DDR5 JEDEC标准而设计，并支援PCIe 5.0规范速度。SMC 2000 16x32G是业界容量最大的控制器，有16条通道，传输速度为32 GT/s，同时支援两个DDR4-3200或DDR5-4800通道，大幅减少了每个记忆体通道所需的主机CPU或SoC接脚数量。

典型的CXL连接的记忆体模组包括512GB或以上记忆体，提供了有效的机制来增加处理器核心可用的记忆体频宽。这种新的模式转变让资料中心营运商能够根据实际应用需求，部署更大范围的记忆体与CPU核心比例，进而提高记忆体使用率，降低整体拥有成本（TCO）。

Microchip资料中心解决方案业务部??总裁Pete Hazen表示：「Microchip很高兴向市场推出我们首款基於CXL的串列记忆体控制器。我们很早就认定CXL是一项颠覆性技术，并积极叁与相关标准的制定。Microchip在记忆体基础设施市场持续深耕，致力於提升广泛的SoC应用效能和效率，以支援高效能资料中心应用不断升高的记忆体要求。」

CXL联盟主席Siamak Tavallaei表示：「成立CXL联盟的初衷是向业界提供一个开放标准，以提升下一代资料中心的效能。我们很高兴看到Microchip作为CXL联盟的重要贡献者，推出了一款CXL解决方案，有助於为高效能异构计算构建新的生态系统。」

Microchip基於SMC 2000 CXL的记忆体控制器采用创新设计，提供可靠性、可用性和可维护性（RAS）功能，将解决方案的效率和效能提升到新的水准。透过CXL连接，SMC 2000外部记忆体控制器使CPU或SoC能够利用具有不同成本、功耗和效能指标的多种媒体类型，而无需为每种不同类型媒体整合专门的记忆体控制器。

例如，借助支援DDR-4记忆体的SMC 2000控制器，仅支援DDR5的先进CPU现在也可以重新使用DDR-4记忆体进行扩充。而双重签名认证和可信任平台支持、安全除错和安全韧体更新，则可确保基於CXL 的SMC 2000控制器能满足所有关键的储存和企业应用安全需求。

资料中心应用工作负载对於未来的记忆体产品的要求，是能够提供与今天基於并行DDR的记忆体产品相同的高效能频宽、低延迟和可靠性。CXL平台是近年来最大的行业颠覆性技术之一，为CPU带来了新的标准序列介面，可将记忆体扩展突破并行DDR介面，为资料中心提供更高的效率和效能。