柏士半导体(Cypress)日前发表新型全方位时脉研发工具组-Cyber​​Clocks。此款新软体针对可编程时脉的设定提供一套“黑箱”作业模式，能有效简化时脉设计的流程。相较于传统针对熟悉锁相回路(phased-locked loop, PLL)技术的工程师所设计之软体，Cyber​​Clocks让没有任何PLL技术背景的人员都能参与研发工作，进而简化设定输入与输出时脉的需求。

Cypress指出，Cyber​​Clocks软体支援Cypress持续推出的可编程时脉晶片产品，其能协助系统设计业者在可编程模拟环境下，即时的在个人电脑中设定个别特定需求。此套创新的研发工具组提供各种软体工具，能自动搜寻时脉解决方案，同时大幅缩减使用者的设计时间。 Cyber​​Clocks软体能配合各项需求进行繁复的运算，提供最佳化结果以满足设计者所设定的效能​​参数。此外，Cyber​​Clocks的嵌入型设计规则检查机制，能确保PLL系统在任何有效的可编程条件与规格参数下，达到理想的稳定度。

Cypress公司时脉技术部门事业经理Wayne Gill表示，「设计业者即使没有Cypress元件的使用经验，也能设定系统时脉资讯，并透过Cyber​​Clocks软体快速运算出最佳化结果。此外，Cyber​​Clocks 软体更可让以往被视为十分复杂的可编程PLL元件，自动执行规则检查与验证，以确定元件的相容性。」

Cyber​​Clocks软体透过一份试算表格型式的介面，显示出暂存器内容以及程式位元的资料，能大幅简化复杂的运算过程。此外，Cyber​​Clocks软体更为系统设计业者提供一套简化的介面，其中包含支援最新时脉技术的PLL输入以及时脉输出功能。此套介面可协助使用者致力于研发解决方案，而不须参与所有复杂的底层运算，或浪费时间在相关流程上。