随着人工智慧(AI)与机器学习等工作负荷对於运算需求的加速成长，传统的平行连接式DRAM记忆体已成为新世代CPU的一个重大障碍，因为平行连接技术需要更大量的记忆体通道以提供更多记忆体频宽。Microchip Technology今天宣布扩充资料中心产品范畴，并以业界第一款商用串列记忆体控制器跨足记忆体基础设施市场。新的SMC 1000 8x25G让CPU及其他以运算为主的SoC，能够在相同的封装空间内利用四倍於平行连接式DDR4 DRAM的记忆体通道。Microchip的串列记忆体控制器为这些运算繁重的平台提供更大的记忆体频宽、媒体独立性以及超低延迟。

Microchip推出串列记忆体控制器SMC 1000 8x25G，提供高记忆体频宽以符合新世代人工智慧与机器学习CPU和SoC的需求

CPU处理核心数量的增加，使得每一核心可用的平均记忆体频宽减少，因为CPU和SoC无法在一颗单晶片上延展平行DDR介面数量以满足数量增加的核心需求。SMC 1000 8x25G藉由相容的8-bit Open Memory Interface (OMI) 25 Gbps管线与CPU建立介面，并且藉由一个72-bit DDR4 3200介面与记忆体桥接，因而大幅减少每一个DDR4记忆体通道所需的host CPU或SoC接脚数量需求，以达到更多记忆体通道并且增加可用的记忆体频宽。

具备OMI支援能力的CPU或SoC可以利用广泛的媒体类型，包含不同的成本、功能与效能组合而不需要针对每一类型整合一个独特的记忆体控制器。相反的，如今的CPU和SoC记忆体介面通常被锁死在特定的DDR介面协定例如DDR4，而其介面速率也是固定在特定类型。SMC 1000 8x25G是Microchip第一个提供媒体独立OMI介面的记忆体基础设施产品。

资料中心应用工作负荷需要仰赖OMI-based DDIMM记忆体产品，以提供如同今日平行连接DDR记忆体产品的高效能频宽和低延迟。Microchip的SMC 1000 8x25G采用创新的低延迟设计，它和传统整合式DDR (LRDIMM)控制器相比只增加不到4 ns延迟。也就是说，OMI-based DDIMM产品具备了几??等同於LRDIMM产品的频宽和延迟效能。

Microchip资料中心方案事业处??总裁Pete Hazen表示：「Microchip很高兴推出业界第一款串列记忆体控制器产品。新记忆体介面技术例如Open Memory Interface (OMI)让广泛的SoC应用能够支援高效能资料中心应用的更高记忆体需求。Microchip进军记忆体基础设施市场，突显我们对於改善资料中心效能与效率的投入。」

IBM Power Systems首席架构师Steve Fields表示：「IBM客户的工作负荷需要越来越多记忆体，因此我们为POWER处理器记忆体介面做了一项策略决策，采用OMI标准介面以增加记忆体频宽。IBM感谢能与Microchip缔结夥伴以提供这项方案。」

SMART Modular、Micron和Samsung Electronics正在制造多种具备高接脚效率的84-pin Differential Dual-Inline Memory Modules (DDIMM)，容量从16 GB到256 GB，遵循JEDEC DDR5标准草案DDIMM构型规格。这些DDIMM将运用SMC 1000 8x25G并且将能无缝接入任何OMI相容25 Gbps介面。

OpenCAPI Consortium总裁Myron Slota表示：「Open Memory Interface (OMI)标准提供高接脚效率的串列记忆体介面，让广泛的CPU和SoC应用非仅能够延展记忆体频宽，而且可以在越来越多新兴媒体类型例如储存级记忆体之间无缝转移。OpenCAPI提供免权利金的host和target IP，并推动广泛的计画以确保标准遵循。」

Google平台基础设施技术长Rob Sprinkle表示：「Google客户受惠於一些需要高效能记忆体的繁重资料应用，例如机器学习与资料分析。Google强力支持开放标准计画，例如Open Memory Interface (OMI)提供了高效能记忆体介面以达成这些重要的频宽与延迟效能目标。」

为支援客户建构相容於OMI标准的系统，SMC 1000配备设计导入附件与ChipLink诊断工具，以一个直觉式的图形介面提供广泛的除错、诊断、组态和分析工具。