帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
加入機器學習功能 Xilinx Vivado工具可縮短5倍編譯時間
 

【CTIMES/SmartAuto 報導】   2021年06月23日 星期三

瀏覽人次:【1706】

賽靈思今日宣布推出Vivado ML版本,業界首款基於機器學習(Machine Learning)優化演算法,並且先進地針對團隊協作的設計流程所打造的FPGA 電子設計自動化(EDA)工具套件,能大幅節省設計時間和成本。與Vivado HLx版本相比,Vivado ML版本將複雜設計的編譯時間縮短5倍,且突破性地提升平均達10%的設計結果品質(Quality of Results;QoR)。

/news/2021/06/23/1941501080S.png

賽靈思軟體與AI解決方案行銷總監Nick Ni表示:「當今的EDA設計師正面臨設計複雜性不斷提升的挑戰,而機器學習是加速設計過程和達成QoR效益的下一個大躍進。Vivado ML版本將幫助開發人員縮短設計週期,並為從設計創建到收斂(design closure)提供全新的生產力水準。」

Vivado ML版本支援基於機器學習的演算法來加速設計收斂。該技術具有以機器學習為基礎的邏輯優化、延遲估測和智慧設計執行,可自動執行策略以減少時序收斂的迭代(timing closure iteration)。

國家儀器(National Instruments)首席硬體工程師Robert Atkinson表示:「全新 Vivado ML版本的智慧設計執行顛覆了傳統,藉由一鍵式的方法來積極改善時序結果,它所生成的QoR建議帶來了極大效果,並且能藉由減少用戶分析來提供專業級的品質結果,特別是針對難以收斂的設計。」

賽靈思也同時導入「抽象外殼(Abstract Shell)」的概念,讓用戶在系統中定義多個模組,以增量與並行的方式進行編譯。與傳統完全系統編譯相比,這樣的設計使編譯時間平均縮短了5倍,最多甚至能縮短17倍。抽象外殼還可以將設計細節隱藏在模組之外,以協助保護客戶的IP,這對於FaaS(FPGA-as-a-Service)應用和加值系統整合商至關重要。

此外,Vivado ML版本改善了與Vivado IP Integrator之間的協作設計,可使用全新「模塊設計容器(Block Design Container;BDC)」功能達成模組化設計。這項功能促進了針對團隊協作的設計方法,並允許採用分治(divide-and-conquer)策略來處理多個站點共同合作的大型設計。

諸如賽靈思Dynamic Function eXchange(DFX)等獨特的靈活應變功能,可透過在執行期間遠端動態加載客製化硬體加速器,以更有效地利用晶片資源。DFX具備在幾毫秒內加載設計模組的能力,藉此開闢了許多全新的使用案例,例如汽車在處理影格(frame)資料時可切換不同的視覺演算法,以及基因分析在進行DNA定序過程中可切換不同演算法。

關鍵字: FPGA  Xilinx(賽靈思
相關產品
AMD Instinct MI325X加速器提 提供HBM3E記憶體容量
是德科技可攜式800GE桌上型系統 適用於AI和資料中心互連測試
AMD擴展Alveo產品系列 推出纖薄尺寸電子交易加速卡
AMD全新Ryzen AI PRO 300系列處理器 為新一代商用PC挹注動能
AMD為成本敏感型邊緣應用打造Spartan UltraScale+產品系列
  相關新聞
» 3D IC封裝開啟智慧醫療新局 工研院攜凌通開發「無線感測口服膠囊」
» 微軟發表新一代零水冷資料中心設計 樹立永續科技新標竿
» Intel Foundry使用減材釕 提升電晶體容量達25%
» 默克在日本靜岡建設先進材料開發中心 深化半導體創新與永續發展
» AI助力創新光學顯微鏡 觀察高速腦神經功能影像
  相關文章
» 以馬達控制器ROS1驅動程式實現機器人作業系統
» 推動未來車用技術發展
» 節流:電源管理的便利效能
» 開源:再生能源與永續經營
» 「冷融合」技術:無污染核能的新希望?

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.13.58.144.203
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw