赛灵思（Xilinx）于昨（7）日发表全新ISE Design Suite 13.3设计套件，其中结合了许多全新功能，能让数字信号处理器（DSP）设计业者针对无线、医疗、航天与国防、高效能运算与视讯应用等设计，轻松地加入位精准的完全客制化单、双精度浮点运算功能。客户可透过System Generator for DSP，以及运用Xilinx Floating-Point Operator IP LogiCORE执行上述设计流程。结合单、双精度、以及具备完全客制化精度浮点运算功能，加上System Generator for DSP带来的高生产力，DSP设计业者可在这种环境中轻松地设计、仿真和建置各种浮点运算设计，并能对硅组件部分及系统所需要的功耗拥有更佳的掌握度。

赛灵思公司设计方法营销部门资深营销总监Tom Feist表示，相较于竞争厂商提供的解决方案，目前只有System Generator for DSP能为研发业者提供位精准的解决方案，也就是该公司能保证仿真模型可吻合实体设计的硬件建置。赛灵思的7系列28奈米FPGA能在单一组件中提供指令周期高达1.33 teraflop的单精度浮点运算效能，进而带动业者相继运用这个简单易用的设计流程，开发出完美的成品。

ISE Design Suite 13.3设计套件也加入了Red Hat Enterprise Linux 6操作系统，并针对逻辑、嵌入式和系统版本用户提供加强的生产力功能。所有版本都内含即插即用IP的加强功能和支持7系列FPGA。嵌入式与系统版本内含Platform Studio简单易用的强化功能，其中包括全新的图形化设计视图（Graphical Design View）功能。逻辑版内含支持PlanAhead设计分析工具的生产力强化功能，包括针对HDL档案的图形阶层查看器（Graphical Hierarchy Viewer）。

客户现在即可上网下载ISE Design Suite13.3设计套件，并可马上着手进行设计。另外，客户还可下载赛灵思最新有关System Generator中浮点运算支持的白皮书，进一步了解IDS 13.3如何提升生产力。