ASIC设计服务暨IP研发销售领导厂商－智原科技，宣布推出DDR2物理层接口（PHY）IP，其中0.13微米以及90奈米制程已经通过联电硅验证。智原的DDR2物理层IP将可以协助半导体厂商设计高效能的DDR2内存整合芯片，尤其适用于消费性、汽车电子零组件、工业以及医疗设备等领域的应用产品。

随着新世代的应用增加，SoC设计人员需要更高速以及更低功耗的DDR2解决方案，并希望同时兼顾成本与效能，所以对于DDR2接口的需求亦日益增加。然而采用DDR2接口，有其优点，但也往往伴随着高度的挑战，尤其是由于阻抗不匹配所引起的讯号不连续、讯号和电压的不完整等。所以设计人员一方面需要投入大量的时间和资源，来完成on-chip的IP整合，一方面也需要处理off-chip的讯号问题。更令设计人员感到心力交瘁的是，如果这些相关IP都是从不同厂商取得授权，其要面临的整合问题更是难上加难!

而智原此次推出的DDR2 IP，是奠基于智原在系统层级的讯号整合分析能力，以及模拟I/O 缓冲存储器（

buffer）的电路设计能力等，能够精确提供输出的阻抗值，并提供客户一个较佳的方式去处理系统层级的的讯号整合问题等，是一个优于同业的高整合方案，大幅降低设计者所需的时间和心力。对象则包括所有电路板(PCB)线路上的阻抗以及终端电阻等。同时，其极大化的弹性，一方面让设计人员依其产品特性，得以有高度的设计空间来调整，一方面也同步解决了时序收敛的问题。

智原科技IP业务曁研发副总王心石表示，「我们很高兴能够推出这款已经通过硅验证的DDR2物理层IP，来满足客户对于功能强大、高稳定和高效价比内存解决方案的需求!这款完整的解决方案，包括了SSTL18 I/Os、数据同步模块，以及模拟DLL等，能够大幅降低设计者的整合障碍。同时，因为智原在设计时即将off-chip后的状况预做仿真与考虑，对于整体竞争力的提升更是有相当的帮助。目前已经有多家国际级大厂将智原的DDR2 IP，应用于他们的消费性产品IC。未来我们也将持续积极地布局，协助客户在抢得先机的状况下，将产品推入市场。」