Altera公司今天宣布，公司展出了业界首款具有32-Gbps收发器功能的可程序设计组件，在收发器技术上树立了另一个关键里程碑。此次展示使用了基于台积电（TSMC）20SoC制程技术的20 nm组件， 该成果验证了20nm硅片的性能， 同时也向500多位Altera早期使用计划的客户提供了积极的进度标志——这些客户正期待着在其高性能需求、以带宽为中心的应用开发中使用下一代Altera器件。

通过展示32-Gbps收发器数据速率，Altera得以了解高性能收发器设计在台积电20SoC制程上的表现。Altera今天展示的收发器技术将被整合到采用台积电20SoC制程制造的20 nm FPGA产品中。这些组件支持客户设计下一代极低功率消耗的序列链路，迅速达到时序收敛，实现极高质量的讯号完整性。Altera在组件中整合实现尖端收发器技术方面有可靠的记录，是目前唯一一家可以在产品级28 nm FPGA中实现单芯片整合28 Gbps低功率消耗收发器的公司。作为最先在20 nm芯片中到达32-Gbps里程碑的FPGA供货商，Altera进一步扩大了其收发器技术的领先优势。

Altera网站上的展示视讯展示了运作在32 Gbps的20 nm收发器，整体抖动为9 ps，极低的随机抖动只有240 fs。结果显示了在下一代100G系统关键业界规范上还有很大的余量。

Altera公司产品和企业市场副总裁Vince Hu表示：「今天的新闻为业界以及Altera收发器开发团队树立了重要的里程碑。这些20 nm组件含有将用在我们的下一代FPGA中的关键IP组件，现在它们经过了验证，我们充满信心必能按计划为市场交付20 nm FPGA。」

Altera下一代收发器创新技术满足了系统开发人员在全球网络上高速传送大量数据的需求。与以前的制程节点相比，Altera下一代组件中的收发器，每信道以更低的功率消耗实现了更大的带宽，而且能够直接与100G CPF2光模块连接以支持更高的埠密度。