帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
Cadence益華電腦及MIPS攜手
推出MIPS-Cadence Encounter參考設計流程

【CTIMES/SmartAuto 報導】   2004年05月03日 星期一

瀏覽人次:【1201】

Cadence益華電腦及MIPS,宣佈針對使用MIPS32 24K核心產品的客戶,推出經過最佳化的MIPS-Cadence Encounter參考設計流程。MIPS客戶將可以取得這款嵌入式產業效能最高的32位元可合成核心產品系列之授權。使用24K核心產品系列的客戶,都可利用這項經過最佳化的Encounter數位IC設計平台,整合SoC Encounter RTL-to-GDSII系統和Encounter RTL Compiler合成技術,並支援先進0.13微米製程,讓 MIPS-Based系統單晶片(SoC)設計人員享受到優異的效能和作業便利性。

Cadence益華電腦表示,Cadence Encounter參考設計流程是針對24K核心產品系列而進行最佳化,因此可提供客戶經過整合、以連接導線為主的RTL-to-GDSII核心實行功能,以便提供更高的矽晶圓設計品質(QoS),並達成矽晶圓設計鏈最佳化的目標。Encounter平台結合了以導線為主之設計以及RTL Compiler合成作業的最先進技術、矽晶圓虛擬原型建立用的First Encounter、訊號完整性(SI)相關繞線作業用的NanoRoute奈米繞線技術,以及訊號完整性簽證用的CeltIC SI 以及VoltageStorm。矽晶圓設計品質是在完成連接導線之後,用來評估整個矽晶圓品質以便確定其正確性的新方法,而這項參考設計流程可以讓客戶達成更高的矽晶圓設計品質目標。

關鍵字: 益華電腦(Cadence系統單晶片 
相關產品
Cadence推出全新Certus設計收斂方案 實現十倍快全晶片同步優化簽核
Cadence推出Optimality Explorer革新系統設計 以AI驅動電子系統優化
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證
Cadence推出Tensilica浮點運算DSP系列 為運算密集應用提供可擴充效能
擴大支援高階AI影像應用 Cadence新DSP IP鎖定手機與車用裝置
  相關新聞
» Cadence獲頒贈綠色系統夥伴獎 肯定協助台灣產業邁向綠色永續
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
  相關文章
» 3D IC 設計入門:探尋半導體先進封裝的未來
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.16.137.229
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw