输出阻抗

一个简单量测输出阻抗的方式，是测量一个没有终端电阻的值，然后再量测一次有终端阻抗（110( for AES3 and 75( for coaxial signals ）。在传统的信号源阻抗设计上，应该会出现2：1的不同准位比例。这个量测最好是观察到一个振幅与时间的轨迹所产生的波形。至于为什么会这样，迟些会有详尽的解释。

一个振幅与时间的轨迹，可以被示波器或其他时间领域仪器量测出来。如(图一)中的波形，是利用Audio Precision的System Two Cascade中的INTERVU所量测的结果。图一中的信号源，在有正确的终端电阻与没有终端电阻下，发现两波形振幅间的比例非常接近2：1。较高的振幅波形是没有终端电阻，在这里用蓝色表示。

《图一 接口输出波形，蓝色没有终端电阻，黑色有终端电阻》

由于SPDIF波形比较没有规则，又因为前导讯号(Preamble)会有3UI所产生一个或两个脉波，来中断双阶段编码规则 (bi-phase coding rule)，详细情形在前两集已经叙述过SPDIF的规范；所以我们通常利用一样的前导讯号(preamble signal)来做波形比对。但是有终端电阻与没有终端电阻的振幅，并不是一致性的2：1比例。如(图二)所示，在量测AES3的DAT输出时，其有、无终端电阻的波形形状与振幅就不尽相同。

《图二 DAT接口输出波形，蓝色没有终端电阻，黑色有终端电阻》

在做简单的评估时，很重要的是在测量时，装置需要使用一条短的电缆，这是为了将反射所造成的影响降到最低。波形振幅的测量，我们通常使用峰对峰值，但是在有终端电阻的情形下，并不会显现出脉冲失真情形。事实上，量测图一的波形振幅为9.8V及5.1V，峰对峰值的比例是2.08：1。

输出振幅

前面提到使用振幅测量来评估输出阻抗，这是为了评估输出埠的信号源阻抗。换个角度来说，接口讯号的脉冲是由两个可转换电压所组成。振幅表示的方式是使用峰对峰电压值。

(图一)与(图二)的波形表示这并非是如此简单，波形的水平部分朝向零伏特垂下，如同阻塞DC发送器输出的结果。如(图三)所示，典型的AES3发送器电路，它带有两个电容器及一个变压器，而这些都有阻塞DC的影响。

《图三 AES3 平衡式接口线路》

有效的振幅测量可以忽视转态瞬间这滑落的数值，因为这对维持数据的正确并不重要，只是对于增加峰对峰的测量数值有用而已。

经由减去从峰对峰数值中下滑的强度，你可以忽视下滑对峰对峰振幅的贡献。例如，在(图二)中，有终端电阻的峰对峰讯号的线迹(考虑这两个最宽的脉冲)是5.1 V带有一个0.6V的下滑，而正确的振幅应该是4.5V。

但是请注意的是这种藉以减去的下滑测量并不是标准化；对于内部是有用的，但如果是被引用在刊物发表的话，这测量计算就必须要弄清楚。

平衡式输出埠

AES3在平衡式的规格上是这样说的，" ... any common mode component of the signal shall be more than 30dB below the signal at frequencies from DC to 128 times the maximum frame rate..."，并没有叙述测试条件。这规格说明并不是很理想，宁可当它是讯号对称的说明，而不是当做平衡条件。

1. 输出埠平衡的目的

在输出电路，使用平衡双绞线当连接线的理由，是因为串音的主要原因是信号通过电感。为了降低信号同时通过电缆所造成的串音，电缆线的选用最好是屏蔽式，这可以使串音降到最小。对平衡式的连接，电感受影响的程度完全决定在阻抗平衡。在平衡式的电路中，存在许多阻抗，如在两个导体间的阻抗，每个导体到接地也有阻抗，以及有从两平行的导体中，阻抗到接地所测量出的共模块抗。

阻抗平衡是由于在每个导体中，阻抗到接地的不匹配所产生，这包括共模块抗。因此平衡必须被提升，首先，在每个Pin阻抗中达到高精密匹配，但是这不易达到：或者是把很高的共模阻抗当作导体间阻抗(与变压器一起使用，较易达到)，都能做到改善。

电感放射是种输出电路，这限定在两导体间电流传送的非对称性。电流非对称性只是直接连接到电压非对称性，除非来源与目的地两者对重要的返回电流，都有交换通路；不然任何一个导体的电流，都必须通过另一个导体返回。

假设共模阻抗比差动式(内部导体)阻抗高出许多，这样交换通路就不会传送任何电流。如果共模阻抗比来源与目的地阻抗低时，这样就会产生交换返回电流通路。在这例子中，不但是电压对称性，而且在每个pin的阻抗也对称性，这对于使得每个导体的电流均等，并使得串音降低到最小。

2. 测量输出埠平衡

对没有变压器的输出埠来说，共模阻抗可能会比较低，在量测共模电压，可以将两个输出导体的电压相加的方法，与共模参考点相关，然后再除以2，这样就可以简单地被算出。这对于示波器来说，做相加法是颇容易去做。

《图四 平衡式pin脚接口信号，黑色是信号相加，灰色是信号相减 》

输出信号耦合经由变压器时(如图三所示) ，共模阻抗会比较高，而且共模电压的测量，在输出端对于连接测量装置的阻抗平衡，有可能会比较敏感。任何像这些测量都有准确度的限制，和阻抗平衡的关系限制，这对串音来说，是有相关联的因素。

另外建议使用一对匹配的高阻抗示波器探针，可被使用在AES3规格的输出埠平衡测量。这主要是使它们负载的影响到最小，进而降低在测量时的误差。(图四)显示出一个差动与共模信号的测量组成方式，这线迹是从这两个输入电缆所取得，表示出总和与差动的讯号。这总和的讯号以黑色代表，是共模电压的两倍，而差模讯号以灰色代表，是差动电压。

检视这个测量，我们所看到的是在共模讯号的线迹中，差动讯号在转态时，是伴随着高频率干扰，表示如黑色线迹。这些干扰的主要频谱，有一个振幅大于0.4Vpp (表现在共模时，振幅为0.2Vpp)及一段少于20 ns的周期(一个大于50 MHz的频率)。干扰信号振幅与差动讯号振幅（4.5Vpp）比，接近30 dB。但是在AES规格中，重要的频率构成要素都落在DC-to-128 Fs( 6 MHz)范围以上，所以这输出通过了这平衡规格。

3. 另一输出埠平衡测量

一个有用的平衡测量存在，可以比较结果，甚至还可以用在双变压器输出。这测试在标准规格中可被修改，所以可用来控制输出埠的差动和共模负载。名义上110Ω负载阻抗，可被用在与一个中间地带(介于两个55Ω，组成110Ω的电阻器)，连接一个82.5Ω电阻器到接地。这并不会反应出典型的负载，但是对于以下几个理由来说，它是个有用的测量：

● 相对低的共模负载阻抗，可使得对于那些不具有重要意义的高阻抗不匹配，所产生的敏感度少些。

● 共模与差动型阻抗是相同的，所以共模对差动型讯号的比例与对电压及电流的比例是相同的。

● 具有意义的结果，对有高或低的共模来源阻抗的输出埠是可比较的，例如：埠有或者没有带有变压器。

这些测量的准确度，视这两个55Ω电阻器的匹配，比对已经被测量过的平衡比例更好而定。除了匹配外，精密的电阻器对于测量的准确度，以及需要比2%规格好，是没有具关键性影响。

转态时间

接口的转态速度，我们可以使用示波器来做观察。除此之外，坊间的数字音频测试设备，如System Two Cascade，规格为80 MHz的取样频率、30 MHz的带宽，也可以用来测量典型的AES3的信号，如(图五)所示。

《图五 DAT接口输出波形》

一般而言，上升与下跌的转态时间被界定在10%与90%间的振幅点，就图五的波形来说，有个接近5V的振幅，这10%与90%点是差不多是在从低与高状态值0.5V距离的地方。在线迹上的转换时间，大约在15 ns与20ns之间，这实地测量值，比我们用使用cascade所量测值还稍微快些。

在(图六)中所表示的示波器轨迹，示波器量测这轨迹，是使用单一信道采样率在1GS/s，以及60 MHz信号带宽。在量测时，示波器必须一起使用两个信道，表现差动讯号的轨迹（第二信道反向与第一信道值相加）。

《图六 示波器DAT接口输出波形，第二信道反向与第一信道值相加 》

光标已被定在上升转换的10%与90%这两点上，以及光标的时间分隔在12 ns。示波器也会直接将个别信道的上升与下跌的时间读数显示出来，这些会与结果一致，但是会随个别的轨迹而变动。这表示在(图七)。

《图七 示波器DAT接口输出波形，分别独立显示第一信道与第二信道》

本质抖动

抖动理论以后我们会找一个专题来谈，一般而言，在数字接口输出埠的抖动，可藉由两个不同的测量来详细说明：1.量测装置所产生的抖动(本质抖动)，2.输出信号符合抖动转移函数(外在同步讯号源，必须已经通过要求的抖动值)。

装置的本质抖动有可能是取决于装置的同步方法，如果选择频率控制器，则装置有可能会使用内部频率，那么抖动只有一个的变量。如果装置所选择频率是从属频率，并且此频率是锁定外来信号的话，那么不同的电路都可能使用外部信号，则这电路可能会有不同的本质抖动测量值。另外值得一提的是这频率系统，在不同采样率下，可能会改变抖动性质。

对抖动量测来说，主要基本测量仪器通常使用示波器，但是要注意的是，示波器的触发必须是从已知的低抖动频率中，去测量输出信息段速率的同步性。

如(图八)所示，为一的取样测量例子，那是使用System Two Cascade的TRANSMIT FRAME SYNC输出对示波器触发。在待测物输出埠的讯号显示在图八波形的上方，示波器的持续已被设定在「无限」，在这段周期内，数据也被集中在几秒钟到定时误差范围，光标被排成一线来显示通过零点变动幅度是在9 ns。

《图八 接口抖动信号，使用外部框(Frame)讯号同步》

待测物的输入埠讯号显示在(图八)波形的下方，而且宽度可伸广到大约1.5 ns，这表示在测量上的抖动误差。由于输入埠是从System two cascade的数字输出，而数字输出的抖动产生器设定在 "OFF"。在示波器中所看到剩下的抖动，有可能是在讯号产生器或是示波器抖动的关系。(由于介在输入与输出的定时偏移关系，所以图八波形的下方显示出位单元的中间转换，但这情况有时候并不存在，不过(图八)波形的上方显示出，介在两位单元的转换的时候，一定都会存在的)。

若考虑到残余的抖动，我们可以说待测物的输出抖动值是9 ( 1.5 ns峰对峰值。这简单且直接的测量方法对抖动值是个有用的指针，但也有些缺点：

● 在测量中，输出埠的从属频率必须是参考一个已知的低抖动信号。

● 低频率及非常低频率的抖动元素，与高频率抖动的元素，在抖动测量结果上，是同样重要。

● 在一连续信号中，不可能记录到每个单独的转换。这可能在一些频率上，造成在抖动的测量上，会有些迟钝。

● 从平均值来看，转换的偏差并不清楚。如果抖动是不对称的，这样从平均值的峰值偏差，不会只是单纯峰对峰偏差的一半而已。我们必须从平均值中，评估最大时间偏差摆幅，与相关错误的机械装置接口有关。

AES3本质抖动规格(IEC60958-3、IEC60958-4也有定义)是针对不同的测量方式写的，这规格使用一个量测抖动仪器，来比较从相同的讯号中，单一频率输入转态时间。这组合有生产量测上的影响，必须符合高通特性的定义，3 dB点，转折频率在700 Hz。

在数字音频测试仪器上，可以提供这些抖动分析表。在图八中显示出相同的讯号，与APWIN表设定频率在700 Hz到100 kHz幅度一起时，所产生的一个3.3 ns峰值的抖动测量。考虑到峰对峰读数可高达两倍的峰值读数，以及对第一个结果，较低的频率限制会更低，这两个结果是一致的。

《图九 接口信号的抖动频谱分析》

(图九)为抖动频谱，使用APWIN中的INTERVU功能量测。这线图显示出抖动频谱有个重要的峰值，大概是在1.2 kHz，这可能暗示在待测物中锁相回路(PLL)，有频率的转折频率。像这样高的峰值，可以得知此PLL内阻尼特性不适合用在这里，而抖动转移函数图或许可以确定这结果。

抖动转移函数

抖动转移函数，是使用一个可控制抖动大小的正弦波为接口讯号，来做测量。这抖动的频率扫瞄包含了所有有兴趣的频率，以及量测待测物输出的抖动大小。

这测量可以使用示波器方式来测量输出抖动，但只有在没有刺激抖动时的触发器频率才适用。(例如System Two Cascade的TRANSMIT FRAME SYNC输出讯号可用来做无抖动触发器。)

多数情况下，System Two Cascade也可以完成全部的测量，但是示波器方式或许对量测低频的转折频率更适合。

《图十 AES3接收器及发送器抖动转移函数》

这测试方式是输入信号为0.25 UI峰对峰（0.125UI峰值）的正弦波抖动输入，这振幅被挑选在抖动最高的振幅，对AES3抖动容忍规格来说，接收器必须可以在所有频率下译码。但对仪器来说，并不需要符合这容忍程度，所以抖动振幅或许需要被降低。

量测输出抖动的大小，使用峰值抖动(peak jitter)的项目来表示，而不是使用峰对峰(peak to peak)，所以125 mUI的读数符合相同大小，如(图十)抖动程度。这线迹表示一个在差不多2 kHz的微小峰值，并在差不多在-3 dB＠10 kHz后衰减，这读数将落在大概是40 kHz的13 mUI。

频率在40 kHz以上，抖动再度上升到大约是48 kHz 17mUI的小峰值；在那频率之上，抖动是个低于48 kHz镜面影像的反应。这暗示在96 kHz副框架(sub frame)速率有假象，这发生在如果频率恢复系统中的相位检测器，在前导信号(preamble)的接口转换做侦测，而不是在调变的数据才做侦测时，抖动是有效地在96 kHz的速率下被取样，所以抖动高于那速率一半(48 kHz)时，会变成与低于一半速率抖动等效。这前提是藉由设定输入抖动频率到95.999 kHz来确认，这只是低于96 kHz副框架速率1 Hz，而且经由示波器来观察，输出抖动是个缓慢移动的1 Hz。

若是经由示波器来观察时，如何去触发示波器是很重要的，所以这不是只在呈现副框架(sub frame)或框架(frame)转态而已。如果真是这样，示波器触发表现出如我们想观察那样的假象，而且将会发现在低频率下，抖动会在接近那些速率时发生。为了避免这个问题，使用一个无抖动参考频率，可以在较高的速率下，去触发示波器。在System Two Cascade背后的主频率输出(MASTER CLOCK OUTPUT)提供一个0.5 UI周期的频率，当接口转换时，可用来观察抖动。示波器触发的拖延可被调整，直到转换被观察到有1 UI距离; 但是如果抖动振幅是稍微少于触发讯号周期的话，就不需要去做这观察。

在48 kHz小峰值的测量上，是另一个假象产生，有可能是非线性的相位检测器，造成在框架(frame)速率与进来的抖动做变调关系。这确定抖动频率被设定在1Hz~48 kHz间，主要的抖动构成要素就被认为是在1 Hz。

为了抖动增加，测量的抖动转移函数是遵照AES3规格，这规格要求对任何频率，测量从输入到输出，抖动振幅不能多过2 dB。重要的是去寻找 "抖动峰值( jitter peaking )"，在图十的测量例子中，在2 kHz，峰值是133mUI，表示增加值是比125 mUI的输入还超出0.54 dB(这两个测量是峰值，不是峰对峰) ，这是在规格的范围内。

整体测量表示出，这电路并没有提供抖动衰减的有意义的值，例如在可选择的AES3抖动衰减规格，为1kHz ＠6 dB。对装置来说，执行数据恢复与提供输出频率，这两者使用相同的频率，是很平常的，这是个接收器/发送器系统的单独PLL配置。在双PLL系统，进一步的抖动衰减可被提供在第二个PLL，而这不被用来对进来的数据串做译码。