搜尋

會員登入

搜尋

導覽

會員

ASIC接入NVLink NVIDIA把戰線拉到AI機櫃

瀏覽次數:757

AI基礎建設競爭正從單顆GPU走向整座機櫃架構。AI推論晶片新創d-Matrix宣布,新一代Raptor XPU將導入NVIDIA NVLink Fusion,直接接入NVIDIA MGX機櫃與AI基礎設施平台。這意味第三方客製加速器不必與NVIDIA GPU完全正面競爭,也能透過共同互連、網路與機櫃架構進入AI Factory生態系。


Raptor鎖定低延遲AI推論,採記憶體導向架構,透過3D DRAM堆疊將DRAM與SRAM運算晶片整合於同一封裝。d-Matrix預計2026年底完成Raptor tape-out,搭載Raptor的NVIDIA MGX機櫃則規劃2027年第四季初步供應,主要鎖定AI Coding、Chatbot及Voice Agent等即時推論工作負載。


更值得注意的是系統架構。Raptor將串聯NVIDIA Vera CPU、NVLink Switch、BlueField-4 DPU、ConnectX-9 SuperNIC及Spectrum-X Ethernet;d-Matrix並與Astera Labs合作高速資料通道。透過異質運算,GPU可處理運算密集的Prefill,Raptor則負責對延遲敏感的Decode,顯示AI伺服器開始從單一加速器走向Workload-specific架構。



圖一 :  未來AI機櫃將可能形成GPU+ASIC+客製CPU的混合架構。
圖一 : 未來AI機櫃將可能形成GPU+ASIC+客製CPU的混合架構。

NVLink Fusion具有更大的供應鏈意義:NVIDIA正將競爭優勢由GPU向Rack Architecture延伸,讓CPU、ASIC與XPU在其高速互連、網路、液冷與MGX供應鏈上運作。未來AI機櫃將可能形成GPU+ASIC+客製CPU的混合架構。


對台灣AI伺服器產業而言,異質運算將增加高速PCB、Retimer、Switch、Connector、Cable、Power Shelf、BBU與液冷系統的設計複雜度。AI算力競爭下一階段,比的不只是晶片效能,更是誰能把不同運算晶片高效率整合成可量產的Rack-scale系統。


Card Image

打通 3D IC 設計任督二脈:從架構探索到最終簽核的加速實踐

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝,設計團隊可將不同製程、不同供應商的運算、記憶體、I/O 與加速器 IP,整合為複雜的系統級封裝…

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝…