新思科技成功完成台积电7奈米FinFET制程IP组合投片

新思科技今日宣布针对台积电7奈米制程技术，已成功完成DesignWare 基础及介面PHY IP组合的投片。与16FF+制程相比，台积电7奈米制程能让设计人员降低功耗达60%或提升35%的效能。藉由提供针对台积电最新7奈米制程的IP组合，新思科技协助设计人员达到行动、车用及高效能运算应用在功耗及效能上的要求。

图一 : 用於台积公司7奈米制程技术的DesignWare 基础及介面IP能加速行动、车用及高效能运算SoC的上市时程。

DesignWare 基础及介面PHY IP组合的投片，其中包括逻辑库、嵌入式记忆体、嵌入式测试及修复、 USB 3.1/2.0、 USB-C 3.1/DisplayPort 1.4、DDR4/3、 MIPI D-PHY、 PCI Express 4.0/3.1、乙太网路 及SATA 6G。其他DesignWare IP，包括LPDDR4x、HBM2 和MIPI M-PHY，预计於2017年完成投片。

台积电设计基础架构行销事业部资深协理Suk Lee表示，过去十多年来，新思科技一直与台积电保持密切合作，针对台积电不同阶段制程开发出高品质IP。针对台积电7奈米制程，新思科技成功完成DesignWare 基础及介面IP组合的投片，显示其在IP领域的领导地位，新思科技所开发的IP能协助双方客户透过台积电制程技术，达到在功耗、效能和晶片面积等方面的提升。
...
...

另一名雇主	限られたニュース	文章閱讀限制	出版品優惠
一般使用者	10/ごとに 30 日間	0/ごとに 30 日間	付费下载
VIP会员	无限制	25/ごとに 30 日間	付费下载