今日的嵌入式设计工程师面临了系统复杂度不断增加的挑战。典型的嵌入式设计可能结合了多种类比讯号、高速和低速串列数位通讯，以及微处理器汇流排，这还只是其中一小部分。如I2C和SPI等串列通讯协定，经常用于晶片与晶片间的通讯，但是却无法在所有的应用程式中取代并列汇流排。

微处理器、FPGA、类比转数位转换器（ADC）和数位转类比转换器（DAC）都是今日嵌入式设计中代表IC特殊量测挑战的例子。工程师可能必须在同一块系统主机板上，解码两个IC之间的SPI汇流排，并且同时观察ADC的输入和输出。此类混合讯号系统的范例，如(图一)所示。

《图一 简化的撷取/仪器系统》

对于拥有4通道示波器的工程师而言，为图一所示的硬体进行除错，是件困难且令人气馁的工作。许多对于目前拥有的示波器感到满意，并希望能借此节省时间的工程师，可能会选择使用3、4台示波器同时量测多种讯号，逻辑分析仪虽然可提供量测许多数位讯号的能力，但是复杂的除错工作可能不值得使用逻辑分析仪需要的设定及学习曲线。拥有16通道逻辑分析仪的基本功能，以及4通道的混合讯号示波器，将协助工程师面临这项挑战。本文会实际展示嵌入式设计混合讯号和多个串列通讯协定的除错。
...
...