搜尋

會員登入

搜尋

導覽

會員

應材發表新晶片佈線技術 實現更節能AI運算

瀏覽次數:3726

基於現今人工智慧(AI)時代需要更節能的運算,尤其是在晶片佈線和堆疊方式對於效能和能耗至關重要。應用材料公司今(9)日於美國SEMICON WEST 2024展會,發表兩項新材料工程創新技術,旨在將銅互聯電網佈線微縮到2奈米及以下的邏輯節點,以協助晶片製造商擴展到埃米時代,來提高電腦系統的每瓦效能。


圖一 : 應材Endura Copper Barrier Seed IMS( 銅阻障層晶種整合性材料解決方案) 與 Volta Ruthenium CVD(化學氣相沉積釕金屬系統)
圖一 : 應材Endura Copper Barrier Seed IMS( 銅阻障層晶種整合性材料解決方案) 與 Volta Ruthenium CVD(化學氣相沉積釕金屬系統)

據悉,目前最先進的邏輯晶片中共包含數百億個電晶體,經由長度超過96.5公里的微型銅線連接起來,數十年來低介電常數和銅一直是業界的主力佈線組合。但隨著產業規模微縮到2奈米及以下,更薄的介電材料會使晶片的機械結構強度變弱;而變窄的銅線,則會導致電阻急劇增加,進而降低晶片效能並增加能耗。


應材的Black Diamond材料數十年來便一直引領業界,利用低介電常數(或稱「k 值」)薄膜包裹銅線,並強化晶片的3D堆疊結構強度。藉此減少累積電荷、互連電網電阻,以免徒增功耗並導致電子訊號間彼此干擾。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般使用者 10則/每30天 0則/每30天 付費下載
VIP會員 無限制 25則/每30天 付費下載

Card Image

打通 3D IC 設計任督二脈:從架構探索到最終簽核的加速實踐

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝,設計團隊可將不同製程、不同供應商的運算、記憶體、I/O 與加速器 IP,整合為複雜的系統級封裝…

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝…