搜尋

會員登入

搜尋

導覽

會員

突破DRAM物理極限 鎧俠發表8層堆疊氧化物半導體通道電晶體技術

瀏覽次數:2212

記憶體廠鎧俠(Kioxia)日前宣布,已開發出極具堆疊潛力的氧化物半導體通道電晶體技術,這將推動高密度、低功耗3D DRAM的實際應用。該技術於12月10日在美國舊金山舉行的IEEE國際電子元件會議(IEDM)上發表,不僅證實了8層堆疊電晶體的運作,更可望降低包括AI伺服器和IoT物聯網元件在內的廣泛應用功耗。


圖一
圖一

在人工智慧(AI)時代,市場對於大容量、低功耗且能處理巨量資料的DRAM需求日益增長。然而,傳統DRAM技術正面臨記憶體單元尺寸縮小的物理極限,促使業界轉向研究3D堆疊技術以增加容量。若沿用傳統DRAM以單晶矽作為堆疊記憶體單元的通道材料,將導致製造成本大幅上升,且更新(Refresh)記憶體單元所需的電力也會隨著容量增加而成正比上升。


繼去年IEDM發表採用氧化物半導體垂直電晶體的OCTRAM技術後,鎧俠今年進一步展示了可實現OCTRAM 3D堆疊的技術。這項新技術透過堆疊成熟的氧化矽和氮化矽薄膜,並將氮化矽區域替換為氧化物半導體(InGaZnO),能同時形成多層水平堆疊的電晶體。此外,鎧俠也導入了能縮減垂直間距的新型3D記憶體單元結構,這些製程與結構有望克服記憶體單元3D堆疊的成本挑戰。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般使用者 10則/每30天 0則/每30天 付費下載
VIP會員 無限制 25則/每30天 付費下載

Card Image

打通 3D IC 設計任督二脈:從架構探索到最終簽核的加速實踐

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝,設計團隊可將不同製程、不同供應商的運算、記憶體、I/O 與加速器 IP,整合為複雜的系統級封裝…

Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝…