資料中心級驗證平台現身 應用處理器開發有福了

近年來，EDA（電子設計自動化）市場的主要議題，大多都圍繞在驗證模擬領域，理由在於晶片開發需要更多的第三方供應商提供矽智財，以快速完成晶片設計，所以在尚未進入測試晶片階段前，其模擬驗證的流程就扮演了最後一道檢核的關卡。

圖一 : Cadence主管群

Cadence（益華電腦）先前在驗證領域就推出了Palladium XP Ⅱ平台，其目標客群就鎖定了諸多需要先進製程的處理器業者，據了解，Cadence在這段期間也奪得不少客戶的青睞。但在今年十一月，Cadence趁勝追擊推出全新一代的Palladium Z1，這也是業界首款以資料中心等級打造而成的硬體驗證模擬（emulation）平台。據Cadence透露，其硬體平台所需要的處理器，是由Cadence自行設計開發，再委由台積電以28奈米製程量產而成。

Cadence驗證產品管理部門協理Michael Young表示，Cadence在模擬驗證領域投入了28年的時間，從一開始的1987年到2009年的期間，在硬體平台的開發上，採用了以FPGA（可編程邏輯閘陣列）為基礎的晶片架構，到了1995年至2009年，則改採以處理器架構來設計，不同的硬體晶片架構，各有其優缺點，像是FPGA雖然處理性能較佳，但是在除錯能力上，無法看出諸多問題的細節，工程師就無法判斷問題從何而來，而隨著經驗的累積，在2010年，Cadence集處理器與FPGA的優點，大幅提升運算效能，在最短時間內找出實際的設計問題。先前推出的Palladium XP 與Palladium XP Ⅱ便是最好的例子。
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載