PCI-SIG亞太區開發者大會台北站，這兩日（10/28~29）在內湖舉辦。而隨著主要的處理器平台供應商，皆在今年陸續推出支援PCIe 4.0介面的解決方案，直接點燃了PCIe 4.0的設計需求。然而今年最搶眼的，則是年中才剛發布的PCIe 5.0，以及剛剛才出台的6.0草案0.3版。

PCI-SIG 副總裁暨開發者會議主席Richard Solomon

在大會的現場，已有數家業者展示了PCIe 5.0的解決方案，包含IP、測試與高速傳輸的中繼器（Retimer）等，為PCIe 5.0的產業應用之路，先行踏出了第一步。

PCI-SIG副總裁暨開發者會議主席Richard Solomon也在專訪中表示，有鑑於PCIe在3.0之後開發延宕的前車之鑑，PCI-SIG正持續推動新版標準的開發進度，這也是為什麼會在4.0發表之後一年，今年就宣布了5.0的規範。

他也提到，由於人工智慧、汽車電子和雲端運算等先進應用，對於運算力與傳輸頻寬需求仍是持續增加，因此新的規範必須不斷的推進，才能夠因應未來的應用需求。

依據PCI-SIG的預估，至2022年，市場的頻寬需求就會達到128 GB/s，至2025年則會再倍增至256 GB/s。而身為標準制定組織，就必須要在實際需求發生之前，先行將標準底定。

「我們的期待就是領先3年左右，讓製造商與相關的供應鏈可以有時間把產品開發完成。」Richard Solomon說。

目前PCIe 4.0的終端產品正迅速地進入市場中，PCIe 5.0的產品，也已經有了先行者，預計採用該規範的終端產品在明年就會率續亮相，至2021年就會有更多的產品導入。

然而今年最重磅的消息，還是PCIe 6.0草案 0.3版本的發布，該規範才在今年十月推出。Richard Solomon指出，新的標準將會把頻寬再往上升一級，達到64GT/s，此外另一個大特色，是從NRZ調變技術演進為PAM4。

Richard Solomon解釋，使用PAM4技術是一個新的進展，但目前仍在討論中，而透過0.3版本的發布，也將會從會員的開發實作裡取得更多的回饋，並據此再進行調整，若會員的回饋不理想，最後仍會有變動的可能性。

Richard Solomon也透露，PCIe 6.0的0.5版本很快就會推出，會更聚焦在具體的實作上，而最終的版本預計會在2021年訂定。