Mentor, a Siemens business近期推出支援大型、布局後（post-layout）类比设计的奈米级验证Analog FastSPICE eXTreme技术，可大幅提高模拟效能，并确保奈米级类比验证所需的晶圆厂认证准确度。Mentor表示，该革命性技术使其Analog FastSPICE平台再次取得重大进展。

随着制程尺寸的持续微缩，对类比设计来说，寄生复杂度和接触电阻高的问题越来越严重，因此，更强大的模拟效能将大大助力开发人员完成类比设计。初期客户的基准测试显示，Analog FastSPICE eXTreme与Mentor上一代的Analog FastSPICE产品相比，更具价值该项新技术的模拟效能提高了10倍，且在类似准确度设定下，与其他商用解决方案相比，其模拟效能提高了3倍。

Silicon Creations执行??总裁Randy Caplan表示：「作为锁相??路（PLL）这类高效能时脉以及SerDes这类低功率/高速数据介面的世界级矽智财供应商，我们的产品已被内建於最先进的晶片级系统之中，这要求我们能够支援最新的3奈米FinFET制程技术。因此，当务之急是要快速、准确地模拟FinFET设计，以符合我们积极进取的开发时程。」

Randy Caplan指出：「我们以多项大型的布局後设计叁与了Analog FastSPICE eXTreme技术的早期使用计划，结果显示，在保持SPICE级准确的同时，设计时程加快了10倍。我们期待利用Analog FastSPICE来验证我们的完整萃取设计，在保证高效能和高良率目标的同时实现『首次即成功』的矽晶设计。」

Mentor的Analog FastSPICE平台可为奈米类比、射频（RF）、混合讯号、记忆体和自订数位电路提供快速的电路验证，其已通过晶圆厂5奈米制程认证。Mentor表示，该平台与平行SPICE模拟器相比，能以快两倍的速度提供奈米级SPICE准确度。

全新的Analog FastSPICE eXTreme技术无须额外成本，便可提供既有的Analog FastSPICE客户使用，为大型、布局後类比设计提供更多的效能优势。此外，还具备创新的电阻电容（RC）电路缩减演算法，可为Analog FastSPICE核心SPICE矩阵解算器带来显着的效能提升，以及全频谱的元件杂讯分析功能，实现矽晶准确模拟。

Analog Bits执行??总裁Mahesh Tirupattur表示：「Analog Bits是混合讯号IP的领先供应商，拥有低功率SerDes、锁相环、感测器和I/O等丰富的产品组合，并支援先进的3奈米FinFET制程。我们与Mentor及其Analog FastSPICE平台已建立了长期的合作关系，并叁与了AFS eXTreme早期使用计划。」

Mahesh Tirupattur强调：「我们对低功耗整合时脉和互连IP技术有严格的准确度要求，这就需要把FinFET设计的布局後寄生效应纳入考虑，才能更准确地表示真实的类比电路效应。Analog FastSPICE eXTreme技术可提供6倍的效能提升，并保持奈米类比验证所需的SPICE准确度。Mentor和Analog FastSPICE持续提供创新的SPICE技术，这正是我们现在和未来设计的需求。」

Analog FastSPICE eXTreme是MentorSymphony混合讯号平台的补充，该平台利用Analog FastSPICE电路模拟器，透过业界标准的HDL模拟器提供快速、准确的混合讯号验证。Symphony平台具备简易的使用模式、强大的除错功能和配置支援，适用於复杂的奈米级混合讯号IC验证。

Mentor IC验证解决方案资深??总裁Ravi Subramanian博士表示：「随着类比、混合讯号和RF设计持续朝新的奈米制程节点发展，世界各地的设计人员都希??电路模拟效能显着提高，但又无须牺牲先进节点的准确度。我们的电路模拟研发团队不断创新，以因应先进节点的每一个新挑战。我们很高兴能?推出Analog FastSPICE eXTreme，藉以开?我们技术演进的下一个重要里程碑。」